(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-252136

(43)公開日 平成9年(1997)9月22日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ					技術表示箇所
H01L	29/786			H01	L	29/78		617V	
	21/336			G 0 2	2 F	1/136		500	
G02F	1/136	500		H 0 1	L	21/265		Н	
H01L	21/265					29/78		612B	
								616A	
			審査請求	未請求	請求	選の数12	OL	(全 13 頁)	最終頁に続く
(21)出願番号	,	特願平 8-58918		(71)	出題人	=		株式会社	
(22)出顧日		平成8年(1996)3月	15日			大阪府	門真市	大字門真1006	番地
				(72) §	朔	古田 智	4		
						大阪府	門真市	大字門真1006	番地 松下電器
						産業株	式会社	内	
				(74)	(理)	・ 弁理士	宮井	暎夫	
				1					

(54) 【発明の名称】 半導体装置およびその製造方法とアクティブマトリックスアレイ基板およびそれを用いた液晶表示装置

(57)【要約】

【課題】 pチャネルとnチャネルのTFT (薄膜トランジスタ)を同一基板に形成する際に、不純物の注入時間を短縮し、スループットを向上させる。

【解決手段】 基板11上に多結晶シリコン薄膜13を形成した後、酸化シリコン薄膜14aと窒化シリコン薄膜14bからなるゲート絶縁膜14を形成する。 pチャネルTFTのゲート電極15Aを形成し、 nチャネルTFT側はゲート電極材料15で被覆する。 pチャネルTFTへホウ素イオンを注入する。 nチャネルTFT側において、ゲート電極15Bを形成し、上層のゲート絶縁膜14である窒化シリコン薄膜14bを部分的に除去した後、燐イオンを注入する。このとき pチャネルTFTでは、2層からなるゲート絶縁膜14を通して燐イオンが注入されることになり、注入される燐濃度を低減できる。このため、ホウ素イオンの注入量を燐イオンの2倍程度に減少でき、ホウ素イオンの注入時間を削減できる。



1

【特許請求の範囲】

【請求項1】 同一基板上に、ソース・ドレイン領域およびチャネル領域となる多結晶シリコン薄膜を形成し、前記多結晶シリコン薄膜上にゲート絶縁膜を介してゲート電極を形成した第1および第2の導電型チャネルの薄膜トランジスタからなる半導体装置であって、

前記第1の導電型チャネルの薄膜トランジスタのゲート 絶縁膜は、ソース・ドレイン領域上を被覆するように異 種材料を積層した多層構造のゲート絶縁膜からなり、 前記第2の導電型チャネルの薄膜トランジスタのゲート 10 絶縁膜は、前記第1の導電型チャネルの薄膜トランジスタと同種の多層構造のゲート絶縁膜からなり、かつ、前 記第2の導電型チャネルの薄膜トランジスタのゲート絶 縁膜の多層構造のうち少なくとも最上層のソース・ドレイン領域上における少なくとも一部を除去したことを特 徴とする半導体装置。

【請求項2】 ゲート絶縁膜は、多結晶シリコン薄膜上に形成した酸化シリコン薄膜と、この酸化シリコン薄膜上に形成した窒化シリコン薄膜とからなることを特徴とする請求項1記載の半導体装置。

【請求項3】 ゲート絶縁膜は、多結晶シリコン薄膜上 に形成した酸化シリコン薄膜と、この酸化シリコン薄膜 上に形成した酸化タンタル薄膜とからなることを特徴と する請求項1記載の半導体装置。

【請求項4】 窒化シリコン薄膜の膜厚が30nm以上 150nm以下であることを特徴とする請求項2記載の 半導体装置。

【請求項5】 酸化タンタル薄膜の膜厚が20nm以上 100nm以下であることを特徴とする請求項3記載の 半導体装置。

【請求項6】 酸化シリコン薄膜の膜厚が30nm以上100nm以下であることを特徴とする請求項2,3,4または5記載の半導体装置。

【請求項7】 同一基板上に、ソース・ドレイン領域およびチャネル領域となる多結晶シリコン薄膜を形成し、前記多結晶シリコン薄膜上にゲート絶縁膜を介してゲート電極を形成した第1および第2の導電型チャネルの薄膜トランジスタからなる半導体装置の製造方法であって、

前記第1および第2の導電型チャネルの薄膜トランジス 40 タの多結晶シリコン薄膜を被覆するように、異種材料を 積層した多層構造の前記ゲート絶縁膜を形成する工程 と

前記ゲート絶縁膜上をゲート電極材料により被覆する工程と、

前記第1の導電型チャネルの薄膜トランジスタのゲート 電極を前記ゲート電極材料からパターン形成した後、前 記第2の導電型チャネルの薄膜トランジスタ領域上は前 記ゲート電極材料により被覆した状態で、第1の導電型 の不純物を注入して前記第1の道電型チャネルの薄膜ト 2 ランジスタの多結晶シリコン薄膜にソース・ドレイン領 域を形成する工程と、

前記第2の導電型チャネルの薄膜トランジスタのゲート電極を前記ゲート電極材料からパターン形成し、かつ前記第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜の多層構造のうち少なくとも最上層のソース・ドレイン領域上における少なくとも一部を除去した後に、前記第1の導電型チャネルの薄膜トランジスタのゲート絶縁膜はソース・ドレイン領域上を前記多層構造により被覆した状態で、第2の導電型の不純物を注入して前記第2の導電型チャネルの薄膜トランジスタの多結晶シリコン薄膜にソース・ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項8】 同一基板上に、ソース・ドレイン領域およびチャネル領域となる多結晶シリコン薄膜を形成し、前記多結晶シリコン薄膜上にゲート絶縁膜を介してゲート電極を形成した第1および第2の導電型チャネルの薄膜トランジスタからなる半導体装置の製造方法であって、

20 前記第1および第2の導電型チャネルの薄膜トランジス タの多結晶シリコン薄膜を被覆するように、異種材料を 積層した多層構造の前記ゲート絶縁膜を形成する工程 と

前記ゲート絶縁膜上に前記第1および第2の導電型チャネルの薄膜トランジスタのゲート電極を形成する工程

前記ゲート電極を形成した後、前記第2の導電型チャネルの薄膜トランジスタ領域上を有機物からなるマスクにより被覆し、その後、第1の導電型の不純物を注入して 前記第1の導電型チャネルの薄膜トランジスタの多結晶シリコン薄膜にソース・ドレイン領域を形成する工程と、

前記有機物からなるマスクを除去し、前記第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜の多層構造のうち少なくとも最上層のソース・ドレイン領域上における少なくとも一部を除去した後に、前記第1の導電型チャネルの薄膜トランジスタのゲート絶縁膜はソース・ドレイン領域上を前記多層構造により被覆した状態で、第2の導電型の不純物を注入して前記第2の導電型チャネルの薄膜トランジスタの多結晶シリコン薄膜にソース・ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項9】 ゲート絶縁膜は、多結晶シリコン薄膜上に形成した酸化シリコン薄膜と、この酸化シリコン薄膜上に形成した窒化シリコン薄膜とからなることを特徴とする請求項7または8記載の半導体装置の製造方法。

【請求項10】 ゲート絶縁膜は、多結晶シリコン薄膜上に形成した酸化シリコン薄膜と、この酸化シリコン薄膜上に形成した酸化タンタル薄膜とからなることを特徴

の不純物を注入して前記第1の導電型チャネルの薄膜ト 50 とする請求項7または8記載の半導体装置の製造方法。

3

【請求項11】 同一基板上に、表示領域を形成するマトリックスアレイと、前記マトリックスアレイを駆動する走査側駆動回路およびデータ側駆動回路とを集積化したアクティブマトリックスアレイ基板であって、

前記走査関およびデータ側駆動回路の少なくとも一部 に、請求項1記載の半導体装置を用いたことを特徴とす るアクティブマトリックスアレイ基板。

【請求項12】 請求項11記載のアクティブマトリックスアレイ基板と、対向基板との間に液晶を挟持したことを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、液晶表示装置等 に用いる半導体装置およびその製造方法とアクティブマ トリックスアレイ基板およびそれを用いた液晶表示装置 に関する。

[0002]

【従来の技術】図6は従来の半導体装置の製造方法を示す工程断面図である。この半導体装置はpチャネル薄膜トランジスタおよびnチャネル薄膜トランジスタからな 20 るCMOS回路を構成するものであり、液晶表示装置のアクティブマトリックスアレイ基板に集積化される走査 個駆動回路やデータ側駆動回路に用いられている。

【0003】まず、図6(a)に示すように、ガラス基板などの透光性基板11上に、pチャネル薄膜トランジスタおよびnチャネル薄膜トランジスタの活性層となる多結晶シリコン薄膜13を形成し、薄膜トランジスタの形状に加工する。その後、酸化シリコン薄膜からなるゲート絶縁膜14を形成し、その上にゲート電極材料15を形成し、pチャネル薄膜トランジスタ側のゲート電極3015Aを加工成形する。このとき、nチャネル薄膜トランジスタ側はゲート電極材料15にて被覆しておく。その後、pチャネル薄膜トランジスタのゲート電極15Aをマスクとしてホウ素(B)イオンを注入する。ホウ素の注入条件は加速電圧60kV,注入量5×10¹⁵ ion/cm²である。これにより、pチャネル薄膜トランジスタのソース・ドレイン領域にのみホウ素イオンが注入される。

【0004】次に、図6(b)に示すように、nチャネル薄膜トランジスタ側のゲート電極15Bを加工成形し、燐(P)イオンを注入する。燐イオンの注入条件は加速電圧80kV,注入量1×10¹⁵ ion/cm² である。この結果、nチャネル薄膜トランジスタのソース・ドレイン領域には燐イオンのみが注入されるが、pチャネル薄膜トランジスタのソース・ドレイン領域にはホウ素イオンと燐イオンの両方が注入されることになる。ここで、ホウ素イオンの注入量を燐イオンの注入量より大きく設定することにより、pチャネル薄膜トランジスタのpチャネル動作が可能になる。

【0005】燐イオンの注入後、注入した不純物の活性 50 の薄膜トランジスタの多結晶シリコン薄膜にソース・ド

化処理を行い、その後、図6 (c)に示すように、酸化

シリコンからなる層間絶縁膜18を形成する。層間絶縁 膜18を形成後、pチャネルおよびnチャネルの薄膜ト ランジスタのソース・ドレイン領域上にコンタクトホー ルを開口し、A1からなるソース・ドレイン配線19を

形成してСМОS構成の半導体装置が完成する。

4

[0006]

【発明が解決しようとする課題】上記の従来例においては、pチャネル(第1の導電型チャネル)の薄膜トラン ジスタのホウ素イオン(第1の導電型の不純物)を注入したソース・ドレイン領域には、nチャネル(第2の導電型チャネル)の薄膜トランジスタへ注入する燐イオン(第2の導電型の不純物)が多量に注入されるため、第1の導電型チャネルの薄膜トランジスタの特性を確保するためには、第1の導電型の不純物を第2の導電型の不純物の3~5倍程度注入しなければならず、第1の導電型の不純物の注入時間が長くなり、スループットが悪化するという問題があった。

【0007】この発明の目的は、第1の導電型チャネルの薄膜トランジスタと第2の導電型チャネルの薄膜トランジスタとを同一基板に形成する際に、不純物の注入時間を短縮し、スループットを向上することのできる半導体装置およびその製造方法を提供することである。また、この発明の他の目的は、駆動回路に用いられる第1の導電型チャネルの薄膜トランジスタと第2の導電型チャネルの薄膜トランジスタとを形成する際に、不純物の注入時間を短縮し、スループットを向上することのできるアクティブマトリックスアレイ基板およびそれを用いた液晶表示装置を提供することである。

[0008]

40

【課題を解決するための手段】請求項1記載の半導体装置は、同一基板上に、ソース・ドレイン領域およびチャネル領域となる多結晶シリコン薄膜を形成し、多結晶シリコン薄膜上にゲート絶縁膜を介してゲート電極を形成した第1および第2の導電型チャネルの薄膜トランジスタからなる半導体装置であって、第1の導電型チャネルの薄膜トランジスタのゲート絶縁膜は、ソース・ドレイン領域上を被覆するように異種材料を積層した多層構造のゲート絶縁膜からなり、第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜は、第1の導電型チャネルの薄膜トランジスタと同種の多層構造のゲート絶縁膜からなり、かつ、第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜の多層構造のうち少なくとも最上層のソース・ドレイン領域上における少なくとも一部を除去したことを特徴とする。

【0009】この構成によれば、第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜の多層構造のうち少なくとも最上層のソース・ドレイン領域上における少なくとも一部を除去しているため、第2の導電型チャネルの薄膜トランジスタの名柱見シルコン薄膜にソース・ド

レイン領域を形成するために第2の導電型の不純物を注入する際、最上層のゲート絶縁膜の除去部分下のソース・ドレイン領域の不純物濃度が最大となるように注入し、このとき、第1の導電型チャネルの薄膜トランジスタのソース・ドレイン領域にも第2の導電型の不純物が注入されるが、除去されていない多層構造のゲート絶縁膜を通して注入されるため、注入量が少なくなる。このように、第1の導電型チャネルの薄膜トランジスタのソース・ドレイン領域に注入される第2の導電型の不純物を低減できるため、従来、第1の不純物の注入量が第2の不純物の注入量を低減しても第1の導電型チャネルの薄膜トランジスタの特性を確保できる。したがって、第1の不純物の注入量を低減して不純物の注入時間を短縮し、スループットを向上することができる。

【0010】また、ゲート絶縁膜を多層構造にすることにより、ピンホール等に対するマージンが増大し、歩留りが向上する。請求項2記載の半導体装置は、請求項1記載の半導体装置において、ゲート絶縁膜が、多結晶シリコン薄膜上に形成した酸化シリコン薄膜と、この酸化シリコン薄膜とに形成した窒化シリコン薄膜とからなることを特徴とする。

【0011】このように、ゲート絶縁膜に酸化シリコン 薄膜と窒化シリコン薄膜の積層膜を用いることにより、 窒化シリコン薄膜は酸化シリコン薄膜の約1.5倍の誘 電率を有し、ゲート絶縁膜が酸化シリコン薄膜の単層膜 である場合に比べて、ゲート絶縁膜容量の減少が少な く、薄膜トランジスタのオン電流に与える影響が少なく なる。

【0012】請求項3記載の半導体装置は、請求項1記載の半導体装置において、ゲート絶縁膜は、多結晶シリコン薄膜上に形成した酸化シリコン薄膜と、この酸化シリコン薄膜上に形成した酸化タンタル薄膜とからなることを特徴とする。このように、ゲート絶縁膜に酸化シリコン薄膜と酸化タンタル薄膜の積層膜を用いることにより、酸化タンタル薄膜は酸化シリコン薄膜の5~6倍の誘電率を有し、ゲート絶縁膜が酸化シリコン薄膜の単層膜である場合に比べて、ゲート絶縁膜容量の減少が少なく、薄膜トランジスタのオン電流に与える影響が少なくなる。

【0013】請求項4記載の半導体装置は、請求項2記載の半導体装置において、窒化シリコン薄膜の膜厚が30nm以上150nm以下であることを特徴とする。これにより、第2の導電型の不純物注入による低濃度不純物注入領域のドーズ量を高濃度不純物注入領域のドーズ量と比較して、1~3桁低減することが可能となる。

【0014】請求項5記載の半導体装置は、請求項3記 載の半導体装置において、酸化タンタル薄膜の膜厚が2 0nm以上100nm以下であることを特徴とする。こ れにより、第2の導電型の不純物注入による低濃度不純50 域に注入される第2の導電型の不純物を低減できるた

物注入領域のドーズ量を高濃度不純物注入領域のドーズ量と比較して、1~3桁低減することが可能となる。 【0015】請求項6記載の半導体装置は、請求項2, 3,4または5記載の半導体装置において、酸化シリコン薄膜の膜厚が30nm以上100nm以下であることを特徴とする。これにより、窒化シリコン薄膜または酸化タンタル薄膜との膜厚バランスにより第2の導電型の不純物注入による低濃度不純物注入領域のドーズ量を高濃度不純物注入領域のドーズ量と比較して、1~3桁低

減することができる。

6

【0016】請求項7記載の半導体装置の製造方法は、 同一基板上に、ソース・ドレイン領域およびチャネル領 域となる多結晶シリコン薄膜を形成し、多結晶シリコン 薄膜上にゲート絶縁膜を介してゲート電極を形成した第 1および第2の導電型チャネルの薄膜トランジスタから なる半導体装置の製造方法であって、第1および第2の **導電型チャネルの薄膜トランジスタの多結晶シリコン薄** 膜を被覆するように、異種材料を積層した多層構造のゲ ート絶縁膜を形成する工程と、ゲート絶縁膜上をゲート 電極材料により被覆する工程と、第1の導電型チャネル の薄膜トランジスタのゲート電極をゲート電極材料から パターン形成した後、第2の導電型チャネルの薄膜トラ ンジスタ領域上はゲート電極材料により被覆した状態 で、第1の導電型の不純物を注入して第1の導電型チャ ネルの薄膜トランジスタの多結晶シリコン薄膜にソース ・ドレイン領域を形成する工程と、第2の導電型チャネ ルの薄膜トランジスタのゲート電極をゲート電極材料か らパターン形成し、かつ第2の導電型チャネルの薄膜ト ランジスタのゲート絶縁膜の多層構造のうち少なくとも 最上層のソース・ドレイン領域上における少なくとも一 部を除去した後に、第1の導電型チャネルの薄膜トラン ジスタのゲート絶縁膜はソース・ドレイン領域上を多層 構造により被覆した状態で、第2の導電型の不純物を注 入して第2の導電型チャネルの薄膜トランジスタの多結 晶シリコン薄膜にソース・ドレイン領域を形成する工程 とを含むことを特徴とする。

【0017】この製造方法によれば、第2の導電型チャネルの薄膜トランジスタの多結晶シリコン薄膜にソース・ドレイン領域を形成するために第2の導電型の不純物を注入する際、第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜の多層構造のうち少なくとも最上層のソース・ドレイン領域上における少なくとも一部を除去しているため、この除去部分下のソース・ドレイン領域の不純物濃度が最大となるように注入され、このとき、第1の導電型チャネルの薄膜トランジスタのソース・ドレイン領域にも第2の導電型の不純物が注入されるが、除去部分がない多層構造のゲート絶縁膜を通して注入されるため、注入量が少なくなる。このように、第1の導電型チャネルの薄膜トランジスタのソース・ドレイン領域にはよるカス第2の道電型の不純物を低速できるため、はに注入される第2の道電型の不純物を低速できるたち

め、従来、第1の不純物の注入量が第2の不純物の3~ 5倍程度であったのを2倍程度に第1の不純物の注入量 を低減しても第1の導電型チャネルの薄膜トランジスタ の特性を確保できる。したがって、第1の不純物の注入 量を低減して不純物の注入時間を短縮し、スループット を向上することができる。

【0018】請求項8記載の半導体装置の製造方法は、 同一基板上に、ソース・ドレイン領域およびチャネル領 域となる多結晶シリコン薄膜を形成し、多結晶シリコン 薄膜上にゲート絶縁膜を介してゲート電極を形成した第 10 1および第2の導電型チャネルの薄膜トランジスタから なる半導体装置の製造方法であって、第1および第2の **導電型チャネルの薄膜トランジスタの多結晶シリコン薄** 膜を被覆するように、異種材料を積層した多層構造のゲ ート絶縁膜を形成する工程と、ゲート絶縁膜上に第1お よび第2の導電型チャネルの薄膜トランジスタのゲート 電極を形成する工程と、ゲート電極を形成した後、第2 の導電型チャネルの薄膜トランジスタ領域上を有機物か らなるマスクにより被覆し、その後、第1の導電型の不 純物を注入して第1の導電型チャネルの薄膜トランジス 20 タの多結晶シリコン薄膜にソース・ドレイン領域を形成 する工程と、有機物からなるマスクを除去し、第2の導 電型チャネルの薄膜トランジスタのゲート絶縁膜の多層 構造のうち少なくとも最上層のソース・ドレイン領域上 における少なくとも一部を除去した後に、第1の導電型 チャネルの薄膜トランジスタのゲート絶縁膜はソース・ ドレイン領域上を多層構造により被覆した状態で、第2 の導電型の不純物を注入して第2の導電型チャネルの薄 膜トランジスタの多結晶シリコン薄膜にソース・ドレイ ン領域を形成する工程とを含むことを特徴とする。

【0019】この製造方法によれば、請求項7記載の製 造方法と同様の効果が得られる。請求項9記載の半導体 装置の製造方法は、請求項7または8記載の半導体装置 の製造方法において、ゲート絶縁膜は、多結晶シリコン 薄膜上に形成した酸化シリコン薄膜と、この酸化シリコ ン薄膜上に形成した窒化シリコン薄膜とからなることを 特徴とする。

【0020】請求項10記載の半導体装置の製造方法 は、請求項7または8記載の半導体装置の製造方法にお いて、ゲート絶縁膜は、多結晶シリコン薄膜上に形成し た酸化シリコン薄膜と、この酸化シリコン薄膜上に形成 した酸化タンタル薄膜とからなることを特徴とする。請 求項11記載のアクティブマトリックスアレイ基板は、 同一基板上に、表示領域を形成するマトリックスアレイ と、マトリックスアレイを駆動する走査側駆動回路およ びデータ側駆動回路とを集積化したアクティブマトリッ クスアレイ基板であって、走査側およびデータ側駆動回 路の少なくとも一部に、請求項1記載の半導体装置を用 いたことを特徴とする。

用いることにより、不純物の注入時間を短縮し、アクテ ィブマトリックスアレイ基板のスループットを向上する ことができる。 請求項12記載の液晶表示装置は、 請求 項11記載のアクティブマトリックスアレイ基板と、対 向基板との間に液晶を挟持したことを特徴とする。

8

【0022】このように、請求項11記載のアクティブ マトリックスアレイ基板を用いることにより、液晶表示 装置のスループットを向上することができる。

[0023]

【発明の実施の形態】以下、この発明の実施の形態につ いて、図1~図5を用いて説明する。なお、以下の実施 の形態では、ホウ素を第1の導電型の不純物、pチャネ ルを第1の導電型チャネルとし、燃を第2の導電型の不 純物、nチャネルを第2の導電型チャネルとして説明す

【0024】〔第1の実施の形態〕図1はこの発明の第 1の実施の形態における半導体装置の製造方法を示す工 程断面図である。まず、図1 (a) に示すように、ガラ ス基板等の透光性基板11上に多結晶シリコン薄膜13 を形成する。この多結晶シリコン薄膜13は、プラズマ CVD法にて膜厚50nmの非晶質シリコン薄膜を形成 し、450℃、90分の熱処理により膜中の水素濃度を 低減したのち、エキシマレーザ光を照射して溶融・結晶 化させ形成する。エキシマレーザの光源としては波長3 08nmのXeClエキシマレーザを用い、エネルギー 密度350mJ/cm² にて結晶化を行った。多結晶シ リコン薄膜13を形成後、薄膜トランジスタの形状に加 工し、プラズマCVD法を用いて酸化シリコン薄膜14 aを100nm形成し、その上に窒化シリコン薄膜14 30 bを100 n m 真空中で連続堆積し、2層薄膜を積層し たゲート絶縁膜14を形成する。ゲート絶縁膜14を形 成後、その上にA1-9.5%Zrのゲート電極材料15を 形成し、pチャネル薄膜トランジスタ側のゲート電極1 5Aを加工成形する。このとき、nチャネル薄膜トラン ジスタ側はゲート電極材料15にて被覆しておく。 【0025】その後、pチャネル薄膜トランジスタのゲ

ート電極15Aをマスクとしてホウ素(B)イオンを注 入する。ホウ素イオンは水素希釈率95%のB2 H6 ガ スをプラズマ分解してイオンを生成し、生成したイオン 40 の質量分離工程を行うことなく加速して基板に注入して いる。注入条件は加速電圧70kV,注入量2×10¹⁵ ion/cm² である。これにより、nチャネル薄膜トラ ンジスタ側はゲート電極材料15にて被覆されているた め、pチャネル薄膜トランジスタ側にのみホウ素イオン が注入されソース・ドレイン領域が形成される。

【0026】次に、図1(b)に示すように、nチャネ **ル薄膜トランジスタ側において、ゲート電極15Bを加** 工成形し、上層のゲート絶縁膜14である窒化シリコン 薄膜14bを、ゲート電極15Bの外側に各々2μmず 【0021】このように、請求項1記載の半導体装置を 50 つ大きく残してその他の領域を除去する。その後、nチ

ャネル薄膜トランジスタのソース・ドレイン領域を形成 するため、燐(P)イオンを注入する。このとき、nチ ャネル薄膜トランジスタの窒化シリコン薄膜14bが除 去されている領域下の多結晶シリコン薄膜13中の燐濃 度が最大となるような加速電圧にて注入する。この燐イ オンの注入条件は加速電圧70kV,注入量1×10¹⁵ ion/c m² であり、水素希釈率95%のPH3 ガスを プラズマ分解してイオンを生成し、生成したイオンの質 量分離工程を行うことなく加速して基板に注入してい

【0027】これにより、窒化シリコン薄膜14bが残 存する領域下の多結晶シリコン薄膜13では、 燐イオン は窒化シリコン薄膜14bおよび酸化シリコン薄膜14 aの積層膜を通して注入されるため、燐濃度は窒化シリ コン薄膜14bが除去されている領域下の多結晶シリコ ン薄膜13中に比べて2桁以上小さくなり、一度の不純 物注入により、LDD(Lightly-Doped-Drain) 領域すな わち低濃度不純物注入領域13bと高濃度不純物注入領 域13cとが形成できる。なお、13aは不純物が注入 されていない多結晶シリコン薄膜13からなるチャネル 20 領域である。

【0028】燐イオンを注入後、注入した不純物の活性 化処理を行い、その後、図1 (c)に示すように、酸化 シリコンからなる層間絶縁膜18を形成する。層間絶縁 膜18を形成後、pチャネルおよびnチャネルの薄膜ト ランジスタのソース・ドレイン領域上にコンタクトホー ルを開口し、A1からなるソース・ドレイン配線19を 形成してCMOS構成の半導体装置が完成する。

【0029】この製造方法によれば、nチャネル薄膜ト ランジスタのソース・ドレイン領域には燐イオンのみが 30 注入されるが、pチャネル薄膜トランジスタのソース・ ドレイン領域にはホウ素イオンと燐イオンの両方が注入 されることになる。しかしながら、pチャネル薄膜トラ ンジスタでは、燐イオンは窒化シリコン薄膜14bと酸 化シリコン薄膜14aの2層からなるゲート絶縁膜14 を通してソース・ドレイン領域に注入されることにな り、注入量はnチャネル薄膜トランジスタの低濃度不純 物注入領域13bと等価になり、従来例で示した手法に 比べ、pチャネル薄膜トランジスタのソース・ドレイン 領域に注入される燐濃度を2桁以上低減することができ るため、pチャネル薄膜トランジスタの特性を確保する ために従来はホウ素イオンの注入量が燐イオンの注入量 の3~5倍程度必要であったのに対し、ホウ素イオンの 注入量を燐イオンの注入量の2倍程度に減少させること が可能となり、ホウ素イオンの注入時間を約60%削減 でき、製造工程のスループットを向上させることができ る。

【0030】また、ゲート絶縁膜14が多層構造である ため、ピンホール等に対する冗長性が向上し、製造歩留 まりを大幅に向上することができるとともに、ゲート絶 50 る。その後、nチャネル薄膜トランジスタのソース・ド

縁膜14の耐圧ならびに薄膜トランジスタの信頼性を大 幅に向上することができる。また、ゲート絶縁膜14を 酸化シリコン薄膜14aと窒化シリコン薄膜14bとで 構成し、酸化シリコン薄膜14aの膜厚を30nm以上 100 nm以下とし、かつ窒化シリコン薄膜14bの膜 厚を30nm以上150nm以下とすることにより、低 濃度不純物注入領域13bのドーズ量を高濃度不純物注 入領域13cのドーズ量と比較して1~3桁低減するこ とができ、一度の不純物注入により、LDD (Lightly-D 10 oped-Drain) 構造を実現することができる。

10

【0031】なお、窒化シリコン薄膜14bの代わり に、膜厚20nm以上100nm以下の酸化タンタル薄 膜を用いて同様にしても、一度の不純物注入により、L DD構造を実現することができる。

〔第2の実施の形態〕図2はこの発明の第2の実施の形 態における半導体装置の製造方法を示す工程断面図であ

【0032】まず、図2(a)に示すように、透光性基 板11上に多結晶シリコン薄膜13を形成する。 多結晶 シリコン薄膜13は、プラズマCVD法にて膜厚50n mの非晶質シリコン薄膜を形成し、450℃,90分の 熱処理により膜中の水素濃度を低減したのち、エネルギ 一密度400mJ/cm²のエキシマレーザ光を照射し て溶融・結晶化させ形成する。 多結晶シリコン薄膜13 を形成後、薄膜トランジスタの形状に加工し、プラズマ CVD法を用いて酸化シリコン薄膜14aを90nm形 成し、その上に酸化タンタル薄膜14cを50nm堆積 し、ゲート絶縁膜14を形成する。酸化タンタル薄膜1 4 c は反応性スパッタリング法にて、タンタルターゲッ トをアルゴンと酸素の混合ガスによりスパッタすること により形成している。2層薄膜を積層したゲート絶縁膜 14を形成後、その上にゲート電極材料15を形成し、 pチャネル薄膜トランジスタ側のゲート電極15Aを加 工成形する。このとき nチャネル薄膜トランジスタ側は ゲート電極材料15にて被覆しておく。

【0033】その後、pチャネル薄膜トランジスタのゲ ート電極15Aをマスクとしてホウ素 (B) イオンを注 入する。ホウ素イオンは水素希釈率95%のB2 H6 ガ スをプラズマ分解してイオンを生成し、生成したイオン の質量分離工程を行うことなく加速して基板に注入して いる。注入条件は加速電圧70kV、注入量2×10¹⁵ ion/c m² である。これにより、nチャネル薄膜トラ ンジスタ側はゲート電極材料15にて被覆されているた め、pチャネル薄膜トランジスタ側にのみホウ素イオン が注入されソース・ドレイン領域が形成される。

【0034】次に、図2(b)に示すように、nチャネ ル薄膜トランジスタ側において、ゲート電極15Bを加 工成形し、上層のゲート絶縁膜14である酸化タンタル 薄膜14cを、ゲート電極15Bと同一形状に加工す

レイン領域を形成するため、燐(P)イオンを注入す る。このとき、nチャネル薄膜トランジスタのソース・ ドレイン領域の燐濃度が最大となるような加速電圧にて 注入する。この燐イオンの注入条件は、加速電圧70k V, 注入量1×10¹⁵ ion/c m² であり、水素希釈率 95%のPH3 ガスをプラズマ分解してイオンを生成 し、生成したイオンの質量分離工程を行うことなく加速 して基板に注入している。

【0035】燐イオンを注入後、注入した不純物の活性 化処理を行い、その後、図2(c)に示すように、酸化 10 シリコンからなる層間絶縁膜18を400nm形成す る。層間絶縁膜18を形成後、pチャネルおよびnチャ ネルの薄膜トランジスタのソース・ドレイン領域上にコ ンタクトホールを開口し、A1からなるソース・ドレイ ン配線19を形成してCMOS構成の半導体装置が完成 する。

【0036】この製造方法によれば、第1の実施の形態 同様、nチャネル薄膜トランジスタのソース・ドレイン 領域には燐イオンのみが注入され、pチャネル薄膜トラ ンジスタのソース・ドレイン領域にはホウ素イオンと機 20 イオンの両方が注入されることになるが、pチャネル薄 膜トランジスタでは、燐イオンは酸化タンタル薄膜14 cと酸化シリコン薄膜14aの2層からなるゲート絶縁 膜14を通してソース・ドレイン領域に注入されること になり、従来例で示した手法に比べ、pチャネル薄膜ト ランジスタのソース・ドレイン領域に注入される燐濃度 を2桁以上低減することができる。このため、pチャネ ル薄膜トランジスタの特性を確保するために従来はホウ 素イオンの注入量が燐イオンの注入量の3~5倍程度必 要であったのに対し、ホウ素イオンの注入量を燐イオン 30 の注入量の2倍程度に減少させることが可能となり、ホ ウ素イオンの注入時間を約60%削減でき、製造工程の スループットを向上させることができる。

【0037】また、第1の実施の形態同様、ゲート絶縁 膜14が多層構造であるため、ピンホール等に対する冗 長性が向上し、製造歩留まりを大幅に向上することがで きるとともに、ゲート絶縁膜14の耐圧ならびに薄膜ト ランジスタの信頼性を大幅に向上することができる。な お、ゲート絶縁膜14を、第1の実施の形態では酸化シ リコン薄膜14aと窒化シリコン薄膜14bの2層構造 40 している。 の積層膜とし、第2の実施の形態では酸化シリコン薄膜 14aと酸化タンタル薄膜14cの2層構造の積層膜と したが、3層以上の多層構造の積層膜としてもよい。例 えば、ゲート絶縁膜として、酸化シリコン薄膜、酸化タ ンタル薄膜、窒化シリコン薄膜を積層した多層構造を用 いることができ、燐イオンの注入時に、nチャネル薄膜 トランジスタ側のゲート絶縁膜の多層のうち少なくとも 最上層のソース・ドレイン領域上における少なくとも一 部を除去するようにすればよい。

は、nチャネル薄膜トランジスタ側において、ゲート電 極材料15で被覆した状態でホウ素イオンを注入し、そ の後でゲート電極15Bを加工成形するようにしたが、 pチャネル薄膜トランジスタのゲート電極15Aを形成 するときに同時にnチャネル薄膜トランジスタのゲート 電極15Bを形成しておき、その後、レジスト等の有機 物からなるマスクでnチャネル薄膜トランジスタ側のみ ホウ素イオンが注入されないように被覆し、その後でホ ウ素イオンを注入し、注入後、有機物からなるマスクを 除去するようにしてもよい。

12

【0039】また、上記第1および第2の実施の形態で は、ホウ素を第1の導電型の不純物、pチャネルを第1 の導電型チャネルとし、燐を第2の導電型の不純物, n チャネルを第2の導電型チャネルとしたが、ホウ素を第 2の導電型の不純物、pチャネルを第2の導電型チャネ ルとし、燐を第1の導電型の不純物, nチャネルを第1 の導電型チャネルとして、まず、燐イオンを n チャネル 薄膜トランジスタのソース・ドレイン領域に注入し、そ の後、pチャネル薄膜トランジスタのゲート絶縁膜の上 層の一部を除去した後、ホウ素イオンを注入するように しても同様の効果が得られる。

【0040】また、基板として、ガラス基板等の透光性 基板11を用いたが、これは、液晶表示装置用の駆動回 路に用いることを前提としたためであり、液晶表示装置 以外のものに用いる場合には、基板として透光性基板1 1に限定する必要はない。また、ホウ素および燐イオン の注入は、上記実施の形態で述べた方法に限定されるも のではなく、生成したイオンを質量分離し、加速注入し てもよい。

【0041】また、nチャネル薄膜トランジスタには、 不純物として燐を導入したが、砒素などドナーとして働 くものなら何でもよく、pチャネル薄膜トランジスタに は、ほう素のほかアクセプタとして働くものならば何で もよい。

〔第3の実施の形態〕図3はこの発明の第3の実施の形 態における液晶表示装置用のアクティブマトリックスア レイ基板の製造方法を示す工程断面図である。このアク ティブマトリックスアレイ基板は、表示領域を形成する マトリックスアレイと駆動回路とを同一基板上に集積化

【0042】図4は図3に示した製造方法より作製され るアクティブマトリックスアレイ基板を用いた液晶表示 装置の回路構成図の一例であり、図4(a)はその1つ の表示画素について示し、図4(b)は全体を示してい る。図4(a)に示すように、1 画素は走査線 n および データ線nに接続された薄膜トランジスタ31から形成 されており、薄膜トランジスタ31を介して液晶容量C LCが充電され画像表示される。補助容量Cs は、1フレ ーム中で液晶容量Clcに充電された電荷を保持するた

【0038】なお、上記第1および第2の実施の形態で 50 め、液晶容量Cucに並列に形成されている。図4(b)

において、34が図4(a)に示した1画素であり、走 査線は走査側駆動回路32に、データ線はデータ側駆動 回路33に接続されている。各駆動回路32,33はC MOS構成からなるシフトレジスタやバッファ等の回路 要素にて構成されている。

【0043】図3 (a), (b), (c) におけるそれ ぞれの左側は図4中の駆動回路32、33を形成する回 路要素の1つであるインバータの製造工程断面図の一例 であり、図3(a), (b), (c) におけるそれぞれ の右側は図4中の画素34を駆動する薄膜トランジスタ 10 速して基板に注入している。 31の製造工程断面図の一例を示したものである。ま ず、図3(a)に示すように、透光性基板11上に多結 晶シリコン薄膜13を形成する。多結晶シリコン薄膜1 3は、プラズマCVD法にて膜厚50nmの非晶質シリ コン薄膜を形成し、450℃、90分の熱処理により膜 中の水素濃度を低減したのち、エネルギー密度400m J/cm² のエキシマレーザ光を照射して溶融・結晶化 させ形成する。多結晶シリコン薄膜13を形成後、薄膜 トランジスタの形状に加工し、プラズマCVD法を用い て酸化シリコン薄膜14aを90nm形成し、その上に 20 酸化タンタル薄膜14cを50nm堆積し、ゲート絶縁 膜14を形成する。酸化タンタル薄膜14 c は反応性ス パッタリング法にて、タンタルターゲットをアルゴンと 酸素の混合ガスによりスパッタすることにより形成して いる。2層薄膜を積層したゲート絶縁膜14を形成後、 その上にゲート電極材料15を形成し、駆動回路部のp チャネル薄膜トランジスタ側のゲート電極15Aを加工 成形する。このとき、駆動回路部のnチャネル薄膜トラ ンジスタ側と画素部の n チャネル薄膜トランジスタ側と はゲート電極材料15にて被覆しておく。その後、pチ 30 ャネル薄膜トランジスタのゲート電極15Aをマスクと してホウ素 (B) イオンを注入する。 ホウ素イオンは水 素希釈率95%のB2 H6 ガスをプラズマ分解してイオ ンを生成し、生成したイオンの質量分離工程を行うこと なく加速して基板に注入している。注入条件は加速電圧 70kV, 注入量2×10¹⁵ ion/cm² である。これ により、駆動回路部および画素部のnチャネル薄膜トラ ンジスタ側はゲート電極材料15にて被覆されているた め、pチャネル薄膜トランジスタ側にのみホウ素イオン が注入されソース・ドレイン領域が形成される。

【0044】次に、図3(b)に示すように、駆動回路 部および画素部のnチャネル薄膜トランジスタ側におい て、ゲート電極15B, 15Cを加工成形した後、上層 のゲート絶縁膜14である酸化タンタル薄膜14cを選 択的に除去して図3(b)に示した形状に加工する。す なわち、駆動回路部のnチャネル薄膜トランジスタ側の 酸化タンタル薄膜14cはゲート電極15Bと同一形状 に加工し、画素部のnチャネル薄膜トランジスタの酸化 タンタル薄膜14cはゲート電極15Cの外側に各々2 μmずつ大きく残してその他の領域を除去する。

14

【0045】つぎに、nチャネル薄膜トランジスタのソ ース・ドレイン領域を形成するため、燐(P)イオンを 注入する。このとき、nチャネル薄膜トランジスタの酸 化タンタル薄膜14cが除去されている領域下の多結晶 シリコン薄膜13中の燐濃度が最大となるような加速電 圧にて注入する。この燐イオンの注入条件は加速電圧7 OkV, 注入量1×10¹⁵ ion/cm² であり、水素希 釈率95%のPH3 ガスをプラズマ分解してイオンを生 成し、生成したイオンの質量分離工程を行うことなく加

【0046】これにより、駆動回路部のnチャネル薄膜 トランジスタは高移動度な自己整合型となり、一方、画 素部のnチャネル薄膜トランジスタでは、酸化タンタル 薄膜14cをゲート電極15Cの外側に残してあり、酸 化タンタル薄膜14cが残存する領域下の多結晶シリコ ン薄膜13では、燐イオンは酸化タンタル薄膜14cお よび酸化シリコン薄膜14aの積層膜を通して注入され るため、燐濃度は酸化タンタル薄膜14cが除去されて いる領域下の多結晶シリコン薄膜13中に比べて2桁以 上小さくなり、一度の不純物注入により、LDD (Light ly-Doped-Drain) 領域すなわち低濃度不純物注入領域1 3bと高濃度不純物注入領域13cとが形成でき、画素 部はオフ電流の小さなLDD-TFTとなる。なお、1 3 a は不純物が注入されていない多結晶シリコン薄膜1 3からなるチャネル領域である。また、駆動回路部およ び画素部のnチャネル薄膜トランジスタのソース・ドレ イン領域には燐イオンのみが注入されるが、pチャネル 薄膜トランジスタのソース・ドレイン領域にはホウ素イ オンと燐イオンの両方が注入されることになる。しかし ながら、pチャネル薄膜トランジスタでは、酸化タンタ ル薄膜14cと酸化シリコン薄膜14aの2層のゲート 絶縁膜14を通して燃イオンがソース・ドレイン領域に 注入されることになり、燐イオンのpチャネル薄膜トラ ンジスタのソース・ドレイン領域への注入量は、従来例 で示した手法に比べ2桁以上低減可能となる。このた め、pチャネル薄膜トランジスタの特性を確保するため に従来はホウ素イオンの注入量が燐イオンの注入量の3 ~5倍程度必要であったのに対し、ホウ素イオンの注入 量を燐イオンの注入量の2倍程度に減少させることが可 40 能となり、ホウ素イオンの注入時間を約60%削減で き、製造工程のスループットを向上させることができ る。

【0047】燐イオンを注入後、注入した不純物の活性 化処理を行い、その後、図3(c)に示すように、酸化 シリコンからなる層間絶縁膜18を400mm形成す る。層間絶縁膜18を形成後、駆動回路部および画素部 の薄膜トランジスタのソース・ドレイン領域上にコンタ クトホールを開口する。コンタクトホール開口後、画素 部の薄膜トランジスタのドレイン領域に接続される表示 50 電極22をITO (インジウムスズオキシド) 薄膜によ

り形成する。表示電極22を形成後、A1からなるソース・ドレイン配線19を形成し、窒化シリコン薄膜からなる保護絶縁膜23を全面に形成する。保護絶縁膜23を全面に形成後、表示電極22上の保護絶縁膜23を選択的に除去してアクティブマトリックスアレイ基板が完成する。

【0048】このようにして完成したアクティブマトリックスアレイ基板を用いた液晶表示装置の断面図を図5に示す。アクティブマトリックスアレイ基板と対向配置される対向基板には、対向側透光性基板41上にカラー 10フィルタ層44およびブラックマトリックス43が形成されており、カラーフィルタ層44およびブラックマトリックス43上にITO薄膜からなる共通電極45が形成されている。対向配置するアクティブマトリックスアレイ基板および対向基板のそれぞれの内側に配向膜46を塗布し、ラビング処理を行った後、両方の基板を張り合わせて液晶47を注入する。最後に、一対の偏光板42を両外側に貼り付けて液晶表示装置が完成する。

【0049】この実施の形態によれば、第1および第2の実施の形態同様、CMOS構成の薄膜トランジスタを 20形成する不純物の注入時間を短縮でき、アクティブマトリックスアレイ基板のスループットを向上することができる。したがって、それを用いた液晶表示装置のスループットを向上することができる。

[0050]

【発明の効果】この発明によれば、第2の導電型チャネ ルの薄膜トランジスタの多結晶シリコン薄膜にソース・ ドレイン領域を形成するために第2の導電型の不純物を 注入する際、第2の導電型チャネルの薄膜トランジスタ のゲート絶縁膜の多層構造のうち少なくとも最上層のソ ース・ドレイン領域上における少なくとも一部を除去し ているため、この除去部分下のソース・ドレイン領域の 不純物濃度が最大となるように注入され、このとき、第 1の導電型チャネルの薄膜トランジスタのソース・ドレ イン領域にも第2の導電型の不純物が注入されるが、除 去部分がない多層構造のゲート絶縁膜を通して注入され るため、注入量が少なくなる。このように、第1の導電 型チャネルの薄膜トランジスタのソース・ドレイン領域 に注入される第2の導電型の不純物を低減できるため、 第1の不純物の注入量を、従来、第2の不純物の注入量 40 の3~5倍程度必要であったのに対し、2倍程度に低減 しても第1の導電型チャネルの薄膜トランジスタの特性 を確保できる。したがって、第1の不純物の注入量を低 減して不純物の注入時間を短縮し、スループットを向上 することができる。

【0051】また、ゲート絶縁膜が多層構造であるた

め、ピンホール等に対する冗長性が向上し、製造歩留まりを大幅に向上することができるとともに、ゲート絶縁 膜の耐圧ならびに薄膜トランジスタの信頼性を大幅に向 上することができる。

16

【図面の簡単な説明】

【図1】この発明の第1の実施の形態における半導体装置の製造方法を示す工程断面図である。

【図2】この発明の第2の実施の形態における半導体装置の製造方法を示す工程断面図である。

0 【図3】この発明の第3の実施の形態におけるアクティ ブマトリックスアレイ基板の製造方法を示す工程断面図 である。


【図4】この発明の第3の実施の形態における液晶表示 装置の回路構成図である。

【図5】この発明の第3の実施の形態における液晶表示 装置の断面図である。


【図6】従来の半導体装置の製造方法を示す工程断面図である。


【符号の説明】

- 20 11 透光性基板
 - 13 多結晶シリコン薄膜
 - 13a チャネル領域
 - 13b 低濃度不純物注入領域
 - 13c 高濃度不純物注入領域
 - 14 ゲート絶縁膜
 - 14a 酸化シリコン薄膜
 - 14b 窒化シリコン薄膜
 - 14c 酸化タンタル薄膜
 - 15 ゲート電極材料
- 30 15A, 15B, 15C ゲート電極
 - 18 層間絶縁膜
 - 19 ソース・ドレイン配線
 - 22 表示電極
 - 23 保護絶縁膜
 - 31 薄膜トランジスタ
 - 32 走查側駆動回路
 - 33 データ側駆動回路
 - 34 画素
 - 41 对向侧透光性基板
- 0 42 偏光板
 - 43 ブラックマトリックス
 - 44 カラーフィルタ層
 - 45 共通電極
 - 46 配向膜
 - 47 液晶




【図3】







ŕ.

【図6】







フロントページの続き

(51) Int. Cl.⁶

識別記号 庁内整理番号

FI H01L 29/78 技術表示箇所

616L 617A CLIPPEDIMAGE= JP409252136A

PAT-NO: JP409252136A

DOCUMENT-IDENTIFIER: JP 09252136 A

TITLE: SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD,

ACTIVE MATRIX ARRAY.

AND LIQUID CRYSTAL DISPLAY

PUBN-DATE: September 22, 1997

INVENTOR-INFORMATION:

NAME

· 1 (2)

FURUTA, MAMORU

ASSIGNEE-INFORMATION:

NAME COUNTRY

MATSUSHITA ELECTRIC IND CO LTD N/A

APPL-NO: JP08058918

APPL-DATE: March 15, 1996

INT-CL (IPC): H01L029/786;H01L021/336;G02F001/136;H01L021/265

ABSTRACT:

PROBLEM TO BE SOLVED: To improve a throughput in process, by reducing the time

for doping impurities when a p-channel FET and an n-channel FET are formed on

the same substrate.

SOLUTION: After a polycrystalline silicon thin film 13 is formed on a substrate 11, a gate insulating thin film 14 made up of a silicon oxide thin film 14a and a silicon nitride thin film 14b is formed. A gate electrode 15A of a p-channel FET is formed, and the gate electrode 15A on the n-channel FET side is covered

with a gate electrode material 15. A boron ion is doped in the p-channel FET, and a gate electrode 15B is formed on the n-channel FET side. The silicon

12/06/2002, EAST Version: 1.03.0002

nitride thin film 14b as an upper film of the gate insulating film 14 is removed partly, and a phosphorous ion is doped. At this time, the phosphorous ion is doped through the double layer gate insulating film 14 into the p-channel FET, so the concentration of phosphorous can be reduced. Then, the quantity of implanted boron ion can be reduced as much as twice the phosphorous ion, and thereby the time for implanting the boron ion can be reduced.

COPYRIGHT: (C)1997,JPO

PAT-NO:

JP409252136A

DOCUMENT-IDENTIFIER:

JP 09252136 A

TITLE:

SEMICONDUCTOR DEVICE, ITS

MANUFACTURING METHOD, ACTIVE

MATRIX ARRAY, AND LIQUID CRYSTAL

DISPLAY

PUBN-DATE:

September 22, 1997

INVENTOR-INFORMATION:

NAME

FURUTA, MAMORU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP08058918

APPL-DATE:

March 15, 1996

INT-CL (IPC): H01L029/786, H01L021/336 , G02F001/136 ,

H01L021/265

ABSTRACT:

PROBLEM TO BE SOLVED: To improve a throughput in process, by reducing the time for doping impurities when a p-channel FET and an n-channel FET are formed on the same substrate.

SOLUTION: After a polycrystalline silicon thin film 13 is formed on a substrate 11, a gate insulating thin film 14 made up of a silicon oxide thin film 14a and a silicon nitride thin film 14b is formed. A gate electrode 15A of a p-channel FET is formed, and the gate electrode 15A on

\1

the n-channel FET side is covered with a gate electrode material 15. A boron ion is doped in the p-channel FET, and a gate electrode 15B is formed on the n-channel FET side. The silicon nitride thin film 14b as an upper film of the gate insulating film 14 is removed partly, and a phosphorous ion is doped. this time, the phosphorous ion is doped through the double layer gate insulating film 14 into the p-channel FET, so the concentration of phosphorous can be reduced. Then, the quantity of implanted boron ion can be reduced as much as twice the phosphorous ion, and thereby the time for implanting the boron ion can be reduced.

COPYRIGHT: (C) 1997, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-252136

(43)公開日 平成9年(1997)9月22日


(51) Int.CL.* 機別記号 庁内整理番号 FI 技 H01L 29/78 617V 21/336 G02F 1/136 500 G02F 1/136 500 H01L 21/265 H H01L 21/265 H 29/78 612B 616A 審査請求 未請求 請求項の数12 OL (全13頁) 最初 (21)出願番号 特額平8-58918 (71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地 (72)発明者 古田 守	500 H 612B 616A OL (全13頁) 最終頁に続く
21/336 G 0 2 F 1/136 5 0 0 H 0 1 L 21/265 H H 0 1 L 21/265 H 29/78 6 1 2 B 6 1 6 A 審査請求 未請求 請求項の数12 OL (全 13 頁) 最初 (21)出願番号 特顧平8-58918 (71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地	500 H 612B 616A OL (全13頁) 最終頁に続く
G 0 2 F 1/136 5 0 0 H 0 1 L 21/265 H H 0 1 L 21/265 29/78 6 1 2 B 6 1 6 A 審査請求 未請求 請求項の数12 OL (全 13 頁) 局 (21)出願番号 特顧平8-58918 (71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地	H 612B 616A OL (全13頁) 最終頁に続く
H 0 1 L 21/265 29/78 6 1 2 B (21)出願番号 特顧平8-58918 (71)出願人 000005821 (22)出顧日 平成8年(1996) 3月15日 大阪府門真市大字門真1006番地	612B 616A OL (全13頁) 最終頁に統令 El
6 1 6 A 審査請求 未請求 請求項の数12 OL (全 13 頁) 最初 (21)出願番号 特顧平8-58918 (71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地	616A OL (全13頁) 最終 頁に 続 < 21 達 業株式 会社
審査請求 未請求 請求項の数12 OL (全 13 頁) 最初 (21)出願番号 特顧平8-58918 (71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地	OL (全 13 頁) 最終頁に続く 21 産業株式会社
(21)出願番号 特顧平8-58918 (71)出願人 000005821 松下電器産業株式会社 (22)出顧日 平成8年(1996)3月15日 大阪府門真市大字門真1006番地	21 産業株式会社
松下電器産業株式会社 (22)出顧日 平成8年(1996)3月15日 大阪府門真市大字門真1006番地	産業株式会社
(22) 出顧日 平成8年(1996) 3月15日 大阪府門真市大字門真1006番地	
	宣市大学門直1006乗舶
(72) 築明者 古田 守	D4th V(1) 124 tooo Elve
(17)2274 44 4	1
大阪府門真市大字門真1006番地	真市大字門真1006番地 松下電器
産業株式会社内	会社内
(74)代理人 弁理士 宮井 暎夫	宮井 暎夫

(54) 【発明の名称】 半導体装置およびその製造方法とアクティブマトリックスアレイ基板およびそれを用いた液晶表示装置

(57)【要約】

【課題】 pチャネルとnチャネルのTFT (薄膜トランジスタ)を同一基板に形成する際に、不純物の注入時間を短縮し、スループットを向上させる。

【解決手段】 基板11上に多結晶シリコン薄膜13を形成した後、酸化シリコン薄膜14aと窒化シリコン薄膜14bからなるゲート絶縁膜14を形成する。 PチャネルTFTのゲート電極15Aを形成し、 nチャネルTFT側はゲート電極材料15で被覆する。 PチャネルTFT側はゲート電極材料15で被覆する。 PチャネルTFT側において、ゲート電極15Bを形成し、上層のゲート絶縁膜14である窒化シリコン薄膜14bを部分的に除去した後、燐イオンを注入する。このとき PチャネルTFTでは、2層からなるゲート絶縁膜14を通して燐イオンが注入されることになり、注入される燐濃度を低減できる。このため、ホウ素イオンの注入時間を削減できる。



【特許讃求の範囲】

【請求項1】 同一基板上に、ソース・ドレイン領域お よびチャネル領域となる多結晶シリコン薄膜を形成し、 前記多結晶シリコン薄膜上にゲート絶縁膜を介してゲー ト電極を形成した第1および第2の導電型チャネルの薄 膜トランジスタからなる半導体装置であって、

前記第1の導電型チャネルの薄膜トランジスタのゲート 絶縁膜は、ソース・ドレイン領域上を被覆するように異 種材料を積層した多層構造のゲート絶縁膜からなり、

絶縁膜は、前記第1の導電型チャネルの薄膜トランジス タと同種の多層構造のゲート絶縁膜からなり、かつ、前 記第2の導電型チャネルの薄膜トランジスタのゲート絶 緑膜の多層構造のうち少なくとも最上層のソース・ドレ イン領域上における少なくとも一部を除去したことを特 徴とする半導体装置。

【請求項2】 ゲート絶縁膜は、多結晶シリコン薄膜上 に形成した酸化シリコン薄膜と、この酸化シリコン薄膜 上に形成した窒化シリコン薄膜とからなることを特徴と する請求項1記載の半導体装置。

【請求項3】 ゲート絶縁膜は、多結晶シリコン薄膜上 に形成した酸化シリコン薄膜と、この酸化シリコン薄膜 上に形成した酸化タンタル薄膜とからなることを特徴と する請求項1記載の半導体装置。

【請求項4】 窒化シリコン薄膜の膜厚が30 nm以上 150 nm以下であることを特徴とする請求項2記載の 半導体装置。

【請求項5】 酸化タンタル薄膜の膜厚が20 nm以上 100 n m以下であることを特徴とする請求項3記載の

【請求項6】 酸化シリコン薄膜の膜厚が30 nm以上 100 nm以下であることを特徴とする請求項2,3, 4または5記載の半導体装置。

【請求項7】 同一基板上に、ソース・ドレイン領域お よびチャネル領域となる多結晶シリコン薄膜を形成し、 前記多結晶シリコン薄膜上にゲート絶縁膜を介してゲー ト電極を形成した第1および第2の導電型チャネルの薄 膜トランジスタからなる半導体装置の製造方法であっ て、

前記第1および第2の導電型チャネルの薄膜トランジス 40 タの多結晶シリコン薄膜を被覆するように、異種材料を 積層した多層構造の前記ゲート絶縁膜を形成する工程

前記ゲート絶縁膜上をゲート電極材料により被覆する工 程と、

前記第1の導電型チャネルの薄膜トランジスタのゲート 電極を前記ゲート電極材料からパターン形成した後、前 記第2の導電型チャネルの薄膜トランジスタ領域上は前 記ゲート電極材料により被覆した状態で、第1の導電型 の不純物を注入して前記第1の導電型チャネルの薄膜ト ランジスタの多結晶シリコン薄膜にソース・ドレイン領 域を形成する工程と、

前記第2の導電型チャネルの薄膜トランジスタのゲート 電極を前記ゲート電極材料からパターン形成し、かつ前 記第2の導電型チャネルの薄膜トランジスタのゲート絶 縁膜の多層構造のうち少なくとも最上層のソース・ドレ イン領域上における少なくとも一部を除去した後に、前 記第1の導電型チャネルの薄膜トランジスタのゲート絶 **縁膜はソース・ドレイン領域上を前記多層構造により被** 前記第2の導電型チャネルの薄膜トランジスタのゲート 10 覆した状態で、第2の導電型の不純物を注入して前記第 2の導電型チャネルの薄膜トランジスタの多結晶シリコ ン薄膜にソース・ドレイン領域を形成する工程とを含む ことを特徴とする半導体装置の製造方法。

> 【請求項8】 同一基板上に、ソース・ドレイン領域お よびチャネル領域となる多結晶シリコン薄膜を形成し、 前記多結晶シリコン薄膜上にゲート絶縁膜を介してゲー ト電極を形成した第1および第2の導電型チャネルの薄 膜トランジスタからなる半導体装置の製造方法であっ て、

20 前記第1および第2の導電型チャネルの薄膜トランジス タの多結晶シリコン薄膜を被覆するように、異種材料を 積層した多層構造の前記ゲート絶縁膜を形成する工程 と、

前記ゲート絶縁膜上に前記第1および第2の導電型チャ ネルの薄膜トランジスタのゲート電極を形成する工程 と、

前記ゲート電極を形成した後、前記第2の導電型チャネ ルの薄膜トランジスタ領域上を有機物からなるマスクに より被覆し、その後、第1の導電型の不純物を注入して 30 前記第1の導電型チャネルの薄膜トランジスタの多結晶 シリコン薄膜にソース・ドレイン領域を形成する工程 と、

前記有機物からなるマスクを除去し、前記第2の導電型 チャネルの薄膜トランジスタのゲート絶縁膜の多層構造 のうち少なくとも最上層のソース・ドレイン領域上にお ける少なくとも一部を除去した後に、前記第1の導電型 チャネルの薄膜トランジスタのゲート絶縁膜はソース・ ドレイン領域上を前記多層構造により被覆した状態で、 第2の導電型の不純物を注入して前記第2の導電型チャ ネルの薄膜トランジスタの多結晶シリコン薄膜にソース ・ドレイン領域を形成する工程とを含むことを特徴とす る半導体装置の製造方法。

【請求項9】 ゲート絶縁膜は、多結晶シリコン薄膜上 に形成した酸化シリコン薄膜と、この酸化シリコン薄膜 上に形成した窒化シリコン薄膜とからなることを特徴と する請求項7または8記載の半導体装置の製造方法。

【請求項10】 ゲート絶縁膜は、多結晶シリコン薄膜 上に形成した酸化シリコン薄膜と、この酸化シリコン薄 膜上に形成した酸化タンタル薄膜とからなることを特徴 50 とする請求項7または8記載の半導体装置の製造方法。

3

【請求項11】 同一基板上に、表示領域を形成するマトリックスアレイと、前記マトリックスアレイを駆動する走査側駆動回路およびデータ側駆動回路とを集積化したアクティブマトリックスアレイ基板であって、

前記走査関およびデータ側駆動回路の少なくとも一部 に、請求項1記載の半導体装置を用いたことを特徴とす るアクティブマトリックスアレイ基板。

【請求項12】 請求項11記載のアクティブマトリックスアレイ基板と、対向基板との間に液晶を挟持したことを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、液晶表示装置等 に用いる半導体装置およびその製造方法とアクティブマ トリックスアレイ基板およびそれを用いた液晶表示装置 に関する。

[0002]

【従来の技術】図6は従来の半導体装置の製造方法を示す工程断面図である。この半導体装置はpチャネル薄膜トランジスタおよびnチャネル薄膜トランジスタからな 20るCMOS回路を構成するものであり、液晶表示装置のアクティブマトリックスアレイ基板に集積化される走査 側駆動回路やデータ側駆動回路に用いられている。

【0003】まず、図6(a)に示すように、ガラス基板などの透光性基板11上に、pチャネル薄膜トランジスタの活性層となる多結晶シリコン薄膜13を形成し、薄膜トランジスタの形状に加工する。その後、酸化シリコン薄膜からなるゲート絶縁膜14を形成し、その上にゲート電極材料15を形成し、pチャネル薄膜トランジスタ側のゲート電極15Aを形成し、pチャネル薄膜トランジスタ側はゲート電極材料15にて被覆しておく。その後、pチャネル薄膜トランジスタのゲート電極15Aをマスクとしてホウ素(B)イオンを注入する。ホウ素の注入条件は加速電圧60kV,注入量5×10¹⁵ ion/cm² である。これにより、pチャネル薄膜トランジスタのソース・ドレイン領域にのみホウ素イオンが注入される。

【0004】次に、図6(b)に示すように、nチャネル薄膜トランジスタ側のゲート電極15Bを加工成形し、燐(P)イオンを注入する。燐イオンの注入条件は加速電圧80kV,注入量1×10¹⁵ ion/cm² である。この結果、nチャネル薄膜トランジスタのソース・ドレイン領域には燐イオンのみが注入されるが、pチャネル薄膜トランジスタのソース・ドレイン領域にはホウ素イオンと燐イオンの両方が注入されることになる。ここで、ホウ素イオンの注入量を燐イオンの注入量より大きく設定することにより、pチャネル薄膜トランジスタのpチャネル動作が可能になる。

【0005】燐イオンの注入後、注入した不純物の活性 50 の薄膜トランジスタの多結晶シリコン薄膜にソース・ド

4

化処理を行い、その後、図6(c)に示すように、酸化シリコンからなる層間絶縁膜18を形成する。層間絶縁膜18を形成後、pチャネルおよびnチャネルの薄膜トランジスタのソース・ドレイン領域上にコンタクトホールを開口し、A1からなるソース・ドレイン配線19を形成してCMOS構成の半導体装置が完成する。

[0006]

【発明が解決しようとする課題】上記の従来例においては、pチャネル(第1の導電型チャネル)の薄膜トラン ジスタのホウ素イオン(第1の導電型の不純物)を注入したソース・ドレイン領域には、nチャネル(第2の導電型チャネル)の薄膜トランジスタへ注入する燐イオン(第2の導電型の不純物)が多量に注入されるため、第1の導電型チャネルの薄膜トランジスタの特性を確保するためには、第1の導電型の不純物を第2の導電型の不純物の3~5倍程度注入しなければならず、第1の導電型の不純物の注入時間が長くなり、スループットが悪化するという問題があった。

【0007】この発明の目的は、第1の導電型チャネルの薄膜トランジスタと第2の導電型チャネルの薄膜トランジスタとを同一基板に形成する際に、不純物の注入時間を短縮し、スループットを向上することのできる半導体装置およびその製造方法を提供することである。また、この発明の他の目的は、駆動回路に用いられる第1の導電型チャネルの薄膜トランジスタと第2の導電型チャネルの薄膜トランジスタとを形成する際に、不純物の注入時間を短縮し、スループットを向上することのできるアクティブマトリックスアレイ基板およびそれを用いた液晶表示装置を提供することである。

[8000]

【課題を解決するための手段】請求項1記載の半導体装置は、同一基板上に、ソース・ドレイン領域およびチャネル領域となる多結晶シリコン薄膜を形成し、多結晶シリコン薄膜上にゲート絶縁膜を介してゲート電極を形成した第1および第2の導電型チャネルの薄膜トランジスタからなる半導体装置であって、第1の導電型チャネルの薄膜トランジスタのゲート絶縁膜は、ソース・ドレイン領域上を被覆するように異種材料を積層した多層構造のゲート絶縁膜からなり、第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜は、第1の導電型チャネルの薄膜トランジスタと同種の多層構造のゲート絶縁膜からなり、かつ、第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜の多層構造のうち少なくとも最上層のソース・ドレイン領域上における少なくとも一部を除去したことを特徴とする。

【0009】この構成によれば、第2の導電型チャネル の薄膜トランジスタのゲート絶縁膜の多層構造のうち少 なくとも最上層のソース・ドレイン領域上における少な くとも一部を除去しているため、第2の導電型チャネル の薄膜トランジスタの多結晶シリコン薄膜にソース・ド 10

レイン領域を形成するために第2の導電型の不純物を注入する際、最上層のゲート絶縁膜の除去部分下のソース・ドレイン領域の不純物濃度が最大となるように注入し、このとき、第1の導電型チャネルの薄膜トランジスタのソース・ドレイン領域にも第2の導電型の不純物が注入されるが、除去されていない多層構造のゲート絶縁膜を通して注入されるため、注入量が少なくなる。このように、第1の導電型チャネルの薄膜トランジスタのソース・ドレイン領域に注入される第2の導電型の不純物を低減できるため、従来、第1の不純物の注入量が第2の不純物の3~5倍程度であったのを2倍程度に第1の不純物の注入量を低減しても第1の導電型チャネルの薄膜トランジスタの特性を確保できる。したがって、第1の不純物の注入量を低減して不純物の注入時間を短縮し、スループットを向上することができる。

【0010】また、ゲート絶縁膜を多層構造にすることにより、ピンホール等に対するマージンが増大し、歩留りが向上する。請求項2記載の半導体装置は、請求項1記載の半導体装置において、ゲート絶縁膜が、多結晶シリコン薄膜上に形成した酸化シリコン薄膜と、この酸化 20シリコン薄膜上に形成した窒化シリコン薄膜とからなることを特徴とする。

【0011】このように、ゲート絶縁膜に酸化シリコン 薄膜と窒化シリコン薄膜の積層膜を用いることにより、 窒化シリコン薄膜は酸化シリコン薄膜の約1.5倍の誘 電率を有し、ゲート絶縁膜が酸化シリコン薄膜の単層膜 である場合に比べて、ゲート絶縁膜容量の減少が少な く、薄膜トランジスタのオン電流に与える影響が少なく なる。

【0012】請求項3記載の半導体装置は、請求項1記 30 載の半導体装置において、ゲート絶縁膜は、多結晶シリコン薄膜上に形成した酸化シリコン薄膜と、この酸化シリコン薄膜上に形成した酸化タンタル薄膜とからなることを特徴とする。このように、ゲート絶縁膜に酸化シリコン薄膜と酸化タンタル薄膜の積層膜を用いることにより、酸化タンタル薄膜は酸化シリコン薄膜の5~6倍の誘電率を有し、ゲート絶縁膜が酸化シリコン薄膜の単層膜である場合に比べて、ゲート絶縁膜容量の減少が少なく、薄膜トランジスタのオン電流に与える影響が少なくなる。 40

【0013】請求項4記載の半導体装置は、請求項2記載の半導体装置において、窒化シリコン薄膜の膜厚が30nm以上150nm以下であることを特徴とする。これにより、第2の導電型の不純物注入による低濃度不純物注入領域のドーズ量を高濃度不純物注入領域のドーズ量と比較して、1~3桁低減することが可能となる。

【0014】請求項5記載の半導体装置は、請求項3記 載の半導体装置において、酸化タンタル薄膜の膜厚が2 0nm以上100nm以下であることを特徴とする。こ れにより、第2の導電型の不純物注入による低濃度不純 50 6

物注入領域のドーズ量を高濃度不純物注入領域のドーズ 量と比較して、1~3桁低減することが可能となる。 【0015】請求項6記載の半導体装置は、請求項2, 3,4または5記載の半導体装置において、酸化シリコ ン薄膜の膜厚が30nm以上100nm以下であること を特徴とする。これにより、窒化シリコン薄膜または酸 化タンタル薄膜との膜厚バランスにより第2の導電型の 不純物注入による低濃度不純物注入領域のドーズ量を高 濃度不純物注入領域のドーズ量と比較して、1~3桁低 減することができる。

【0016】請求項7記載の半導体装置の製造方法は、 同一基板上に、ソース・ドレイン領域およびチャネル領 域となる多結晶シリコン薄膜を形成し、多結晶シリコン 薄膜上にゲート絶縁膜を介してゲート電極を形成した第 1および第2の導電型チャネルの薄膜トランジスタから なる半導体装置の製造方法であって、第1および第2の 導電型チャネルの薄膜トランジスタの多結晶シリコン薄 膜を被覆するように、異種材料を積層した多層構造のゲ ート絶縁膜を形成する工程と、ゲート絶縁膜上をゲート 電極材料により被覆する工程と、第1の導電型チャネル の薄膜トランジスタのゲート電極をゲート電極材料から パターン形成した後、第2の導電型チャネルの薄膜トラ ンジスタ領域上はゲート電極材料により被覆した状態 で、第1の導電型の不純物を注入して第1の導電型チャ ネルの薄膜トランジスタの多結晶シリコン薄膜にソース ・ドレイン領域を形成する工程と、第2の導電型チャネ ルの薄膜トランジスタのゲート電極をゲート電極材料か らパターン形成し、かつ第2の導電型チャネルの薄膜ト ランジスタのゲート絶縁膜の多層構造のうち少なくとも 最上層のソース・ドレイン領域上における少なくとも一 部を除去した後に、第1の導電型チャネルの薄膜トラン ジスタのゲート絶縁膜はソース・ドレイン領域上を多層 構造により被覆した状態で、第2の導電型の不純物を注 入して第2の導電型チャネルの薄膜トランジスタの多結 晶シリコン薄膜にソース・ドレイン領域を形成する工程 とを含むことを特徴とする。

【0017】この製造方法によれば、第2の導電型チャネルの薄膜トランジスタの多結晶シリコン薄膜にソース・ドレイン領域を形成するために第2の導電型の不純物を注入する際、第2の導電型チャネルの薄膜トランジスタのゲート絶縁膜の多層構造のうち少なくとも最上層のソース・ドレイン領域上における少なくとも一部を除去しているため、この除去部分下のソース・ドレイン領域の不純物濃度が最大となるように注入され、このとき、第1の導電型チャネルの薄膜トランジスタのソース・ドレイン領域にも第2の導電型の不純物が注入されるが、除去部分がない多層構造のゲート絶縁膜を通して注入されるため、注入量が少なくなる。このように、第1の導電型チャネルの薄膜トランジスタのソース・ドレイン領域に注入される第2の導電型の不純物を低減できるた

め、従来、第1の不純物の注入量が第2の不純物の3~ 5倍程度であったのを2倍程度に第1の不純物の注入量 を低減しても第1の導電型チャネルの薄膜トランジスタ の特性を確保できる。したがって、第1の不純物の注入 最を低減して不純物の注入時間を短縮し、スループット を向上することができる。

【0018】請求項8記載の半導体装置の製造方法は、 同一基板上に、ソース・ドレイン領域およびチャネル領 域となる多結晶シリコン薄膜を形成し、多結晶シリコン 薄膜上にゲート絶縁膜を介してゲート電極を形成した第 10 1および第2の導電型チャネルの薄膜トランジスタから なる半導体装置の製造方法であって、第1および第2の 導電型チャネルの薄膜トランジスタの多結晶シリコン薄 膜を被覆するように、異種材料を積層した多層構造のゲ ート絶縁膜を形成する工程と、ゲート絶縁膜上に第1お よび第2の導電型チャネルの薄膜トランジスタのゲート 電極を形成する工程と、ゲート電極を形成した後、第2 の導電型チャネルの薄膜トランジスタ領域上を有機物か らなるマスクにより被覆し、その後、第1の導電型の不 **純物を注入して第1の導電型チャネルの薄膜トランジス 20** タの多結晶シリコン薄膜にソース・ドレイン領域を形成 する工程と、有機物からなるマスクを除去し、第2の導 電型チャネルの薄膜トランジスタのゲート絶縁膜の多層 構造のうち少なくとも最上層のソース・ドレイン領域上 における少なくとも一部を除去した後に、第1の導電型 チャネルの薄膜トランジスタのゲート絶縁膜はソース・ ドレイン領域上を多層構造により被覆した状態で、第2 の導電型の不純物を注入して第2の導電型チャネルの薄 膜トランジスタの多結晶シリコン薄膜にソース・ドレイ ン領域を形成する工程とを含むことを特徴とする。

【0019】この製造方法によれば、請求項7記載の製 造方法と同様の効果が得られる。 請求項 9 記載の半導体 装置の製造方法は、請求項7または8記載の半導体装置 の製造方法において、ゲート絶縁膜は、多結晶シリコン 薄膜上に形成した酸化シリコン薄膜と、この酸化シリコ ン薄膜上に形成した窒化シリコン薄膜とからなることを 特徴とする。

【0020】請求項10記載の半導体装置の製造方法 は、請求項7または8記載の半導体装置の製造方法にお いて、ゲート絶縁膜は、多結晶シリコン薄膜上に形成し 40 た酸化シリコン薄膜と、この酸化シリコン薄膜上に形成 した酸化タンタル薄膜とからなることを特徴とする。請 求項11記載のアクティブマトリックスアレイ基板は、 同一基板上に、表示領域を形成するマトリックスアレイ と、マトリックスアレイを駆動する走査側駆動回路およ びデータ側駆動回路とを集積化したアクティブマトリッ クスアレイ基板であって、走査側およびデータ側駆動回 路の少なくとも一部に、請求項1記載の半導体装置を用 いたことを特徴とする。

用いることにより、不純物の注入時間を短縮し、アクテ ィブマトリックスアレイ基板のスループットを向上する ことができる。請求項12記載の液晶表示装置は、請求 項11記載のアクティブマトリックスアレイ基板と、対

【0022】このように、請求項11記載のアクティブ マトリックスアレイ基板を用いることにより、液晶表示 装置のスループットを向上することができる。

向基板との間に液晶を挟持したことを特徴とする。

[0023]

【発明の実施の形態】以下、この発明の実施の形態につ いて、図1~図5を用いて説明する。なお、以下の実施 の形態では、ホウ素を第1の導電型の不純物, pチャネ ルを第1の導電型チャネルとし、燐を第2の導電型の不 純物、nチャネルを第2の導電型チャネルとして説明す

【0024】〔第1の実施の形態〕図1はこの発明の第 1の実施の形態における半導体装置の製造方法を示す工 程断面図である。まず、図1(a)に示すように、ガラ ス基板等の透光性基板11上に多結晶シリコン薄膜13 を形成する。この多結晶シリコン薄膜13は、プラズマ CVD法にて膜厚50nmの非晶質シリコン薄膜を形成 し、450℃、90分の熱処理により膜中の水素濃度を 低減したのち、エキシマレーザ光を照射して溶融・結晶 化させ形成する。 エキシマレーザの光源としては波長3 08nmのXeClエキシマレーザを用い、エネルギー 密度350mJ/cm² にて結晶化を行った。多結晶シ リコン薄膜13を形成後、薄膜トランジスタの形状に加 工し、プラズマCVD法を用いて酸化シリコン薄膜14 aを100nm形成し、その上に窒化シリコン薄膜14 30 bを100 n m 真空中で連続堆積し、2層薄膜を積層し たゲート絶縁膜14を形成する。ゲート絶縁膜14を形 成後、その上にA1-9.5%Zrのゲート電極材料15を 形成し、pチャネル薄膜トランジスタ側のゲート電極1 5Aを加工成形する。このとき、nチャネル薄膜トラン ジスタ側はゲート電極材料15にて被覆しておく。

【0025】その後、pチャネル薄膜トランジスタのゲ ート電極1 5 A をマスクとしてホウ素 (B) イオンを注 入する。ホウ素イオンは水素希釈率95%のB2 H6 ガ スをプラズマ分解してイオンを生成し、生成したイオン の質量分離工程を行うことなく加速して基板に注入して いる。注入条件は加速電圧70kV,注入量2×1015 ion/c m² である。これにより、nチャネル薄膜トラ ンジスタ側はゲート電極材料15にて被覆されているた め、pチャネル薄膜トランジスタ側にのみホウ素イオン が注入されソース・ドレイン領域が形成される。

【0026】次に、図1 (b) に示すように、nチャネ ル薄膜トランジスタ側において、ゲート電極15Bを加 工成形し、上層のゲート絶縁膜14である窒化シリコン 薄膜14bを、ゲート電極15Bの外側に各々2μmず 【0021】このように、請求項1記載の半導体装置を 50 つ大きく残してその他の領域を除去する。その後、nチ

ャネル薄膜トランジスタのソース・ドレイン領域を形成 するため、燐(P)イオンを注入する。このとき、nチ ャネル薄膜トランジスタの窒化シリコン薄膜14bが除 去されている領域下の多結晶シリコン薄膜13中の燐濃 度が最大となるような加速電圧にて注入する。この燐イ オンの注入条件は加速電圧70kV,注入量1×10¹⁵ ion/cm² であり、水素希釈率95%のPH3 ガスを プラズマ分解してイオンを生成し、生成したイオンの質 量分離工程を行うことなく加速して基板に注入してい

【0027】これにより、窒化シリコン薄膜14bが残 存する領域下の多結晶シリコン薄膜13では、 燐イオン は窒化シリコン薄膜14bおよび酸化シリコン薄膜14 aの積層膜を通して注入されるため、燐濃度は窒化シリ コン薄膜14bが除去されている領域下の多結晶シリコ ン薄膜13中に比べて2桁以上小さくなり、一度の不純 物注入により、LDD(Lightly-Doped-Drain) 領域すな わち低濃度不純物注入領域13bと高濃度不純物注入領 域13cとが形成できる。なお、13aは不純物が注入 されていない多結晶シリコン薄膜13からなるチャネル 20 領域である。

【0028】燐イオンを注入後、注入した不純物の活性 化処理を行い、その後、図1 (c)に示すように、酸化 シリコンからなる層間絶縁膜18を形成する。層間絶縁 膜18を形成後、pチャネルおよびnチャネルの薄膜ト ランジスタのソース・ドレイン領域上にコンタクトホー ルを開口し、A1からなるソース・ドレイン配線19を 形成してCMOS構成の半導体装置が完成する。

【0029】この製造方法によれば、 n チャネル薄膜ト ランジスタのソース・ドレイン領域には燐イオンのみが 30 注入されるが、pチャネル薄膜トランジスタのソース・ ドレイン領域にはホウ素イオンと燐イオンの両方が注入 されることになる。しかしながら、pチャネル薄膜トラ ンジスタでは、燐イオンは窒化シリコン薄膜14bと酸 化シリコン薄膜14aの2層からなるゲート絶縁膜14 を通してソース・ドレイン領域に注入されることにな り、注入量はnチャネル薄膜トランジスタの低濃度不純 物注入領域13bと等価になり、従来例で示した手法に 比べ、pチャネル薄膜トランジスタのソース・ドレイン 領域に注入される燐濃度を2桁以上低減することができ 40 るため、pチャネル薄膜トランジスタの特性を確保する ために従来はホウ素イオンの注入量が燐イオンの注入量 の3~5倍程度必要であったのに対し、ホウ素イオンの 注入量を燐イオンの注入量の2倍程度に減少させること が可能となり、ホウ素イオンの注入時間を約60%削減 でき、製造工程のスループットを向上させることができ る。

【0030】また、ゲート絶縁膜14が多層構造である ため、ピンホール等に対する冗長性が向上し、製造歩留 まりを大幅に向上することができるとともに、ゲート絶 50 る。その後、nチャネル薄膜トランジスタのソース・ド

10

縁膜14の耐圧ならびに薄膜トランジスタの信頼性を大 幅に向上することができる。また、ゲート絶縁膜14を 酸化シリコン薄膜14aと窒化シリコン薄膜14bとで 構成し、酸化シリコン薄膜14aの膜厚を30nm以上 100 nm以下とし、かつ窒化シリコン薄膜14bの膜 厚を30nm以上150nm以下とすることにより、低 濃度不純物注入領域13bのドーズ量を高濃度不純物注 入領域13cのドーズ量と比較して1~3桁低減するこ とができ、一度の不純物注入により、LDD(Lightly-D 10 oped-Drain) 構造を実現することができる。

【0031】なお、窒化シリコン薄膜14bの代わり に、膜厚20nm以上100nm以下の酸化タンタル薄 膜を用いて同様にしても、一度の不純物注入により、L DD構造を実現することができる。

〔第2の実施の形態〕図2はこの発明の第2の実施の形 態における半導体装置の製造方法を示す工程断面図であ る。

【0032】まず、図2(a)に示すように、透光性基 板11上に多結晶シリコン薄膜13を形成する。多結晶 シリコン薄膜13は、プラズマCVD法にて膜厚50n mの非晶質シリコン薄膜を形成し、450℃,90分の 熱処理により膜中の水素濃度を低減したのち、エネルギ 一密度400mJ/cm²のエキシマレーザ光を照射し て溶融・結晶化させ形成する。多結晶シリコン薄膜13 を形成後、薄膜トランジスタの形状に加工し、プラズマ CVD法を用いて酸化シリコン薄膜14aを90nm形 成し、その上に酸化タンタル薄膜14cを50nm堆積 し、ゲート絶縁膜14を形成する。酸化タンタル薄膜1 4 cは反応性スパッタリング法にて、タンタルターゲッ トをアルゴンと酸素の混合ガスによりスパッタすること により形成している。2層薄膜を積層したゲート絶縁膜 14を形成後、その上にゲート電極材料15を形成し、 pチャネル薄膜トランジスタ側のゲート電極15Aを加 工成形する。このとき nチャネル薄膜トランジスタ側は ゲート電極材料15にて被覆しておく。

【0033】その後、pチャネル薄膜トランジスタのゲ ート電極1 5 A をマスクとしてホウ素 (B) イオンを注 入する。ホウ素イオンは水素希釈率95%のB2 H6 ガ スをプラズマ分解してイオンを生成し、生成したイオン の質量分離工程を行うことなく加速して基板に注入して いる。注入条件は加速電圧70kV,注入量2×10¹⁵ ion/c m² である。これにより、nチャネル薄膜トラ ンジスタ側はゲート電極材料15にて被覆されているた め、ロチャネル薄膜トランジスタ側にのみホウ素イオン が注入されソース・ドレイン領域が形成される。

【0034】次に、図2(b)に示すように、nチャネ ル薄膜トランジスタ側において、ゲート電極15Bを加 工成形し、上層のゲート絶縁膜14である酸化タンタル 薄膜14cを、ゲート電極15Bと同一形状に加工す

レイン領域を形成するため、燐(P)イオンを注入す る。このとき、nチャネル薄膜トランジスタのソース・ ドレイン領域の燐濃度が最大となるような加速電圧にて 注入する。この燐イオンの注入条件は、加速電圧70k V. 注入量1×10¹⁵ ion/c m² であり、水素希釈率 95%のPH3 ガスをプラズマ分解してイオンを生成 し、生成したイオンの質量分離工程を行うことなく加速 して基板に注入している。

【0035】 燐イオンを注入後、注入した不純物の活性 化処理を行い、その後、図2(c)に示すように、酸化 10 除去するようにしてもよい。 シリコンからなる層間絶縁膜18を400 nm形成す る。層間絶縁膜18を形成後、pチャネルおよびnチャ ネルの薄膜トランジスタのソース・ドレイン領域上にコ ンタクトホールを開口し、A1からなるソース・ドレイ ン配線19を形成してCMOS構成の半導体装置が完成 する。

【0036】この製造方法によれば、第1の実施の形態 同様、nチャネル薄膜トランジスタのソース・ドレイン 領域には燐イオンのみが注入され、pチャネル薄膜トラ ンジスタのソース・ドレイン領域にはホウ素イオンと燐 20 イオンの両方が注入されることになるが、pチャネル薄 膜トランジスタでは、燐イオンは酸化タンタル薄膜14 cと酸化シリコン薄膜14aの2層からなるゲート絶縁 膜14を通してソース・ドレイン領域に注入されること になり、従来例で示した手法に比べ、pチャネル薄膜ト ランジスタのソース・ドレイン領域に注入される燐濃度 を2桁以上低減することができる。このため、pチャネ ル薄膜トランジスタの特性を確保するために従来はホウ 素イオンの注入量が燐イオンの注入量の3~5倍程度必 要であったのに対し、ホウ素イオンの注入量を燐イオン 30 の注入量の2倍程度に減少させることが可能となり、ホ ウ素イオンの注入時間を約60%削減でき、製造工程の スループットを向上させることができる。

【0037】また、第1の実施の形態同様、ゲート絶縁 膜14が多層構造であるため、ピンホール等に対する冗 長性が向上し、製造歩留まりを大幅に向上することがで きるとともに、ゲート絶縁膜14の耐圧ならびに薄膜ト ランジスタの信頼性を大幅に向上することができる。な お、ゲート絶縁膜14を、第1の実施の形態では酸化シ リコン薄膜14aと窒化シリコン薄膜14bの2層構造 40 の積層膜とし、第2の実施の形態では酸化シリコン薄膜 14 aと酸化タンタル薄膜14 cの2層構造の積層膜と したが、3層以上の多層構造の積層膜としてもよい。例 えば、ゲート絶縁膜として、酸化シリコン薄膜、酸化タ ンタル薄膜、窒化シリコン薄膜を積層した多層構造を用 いることができ、燐イオンの注入時に、nチャネル薄膜 トランジスタ側のゲート絶縁膜の多層のうち少なくとも 最上層のソース・ドレイン領域上における少なくとも一 部を除去するようにすればよい。

【0038】なお、上記第1および第2の実施の形態で 50 め、液晶容量Cucに並列に形成されている。図4(b)

12

は、nチャネル薄膜トランジスタ側において、ゲート電 極材料15で被覆した状態でホウ素イオンを注入し、そ の後でゲート電極15Bを加工成形するようにしたが、 pチャネル薄膜トランジスタのゲート電極15Aを形成 するときに同時にnチャネル薄膜トランジスタのゲート 電極15Bを形成しておき、その後、レジスト等の有機 物からなるマスクでnチャネル薄膜トランジスタ側のみ ホウ素イオンが注入されないように被覆し、その後でホ ウ素イオンを注入し、注入後、有機物からなるマスクを

【0039】また、上記第1および第2の実施の形態で は、ホウ素を第1の導電型の不純物、pチャネルを第1 の導電型チャネルとし、燐を第2の導電型の不純物、n チャネルを第2の導電型チャネルとしたが、ホウ素を第 2の導電型の不純物、pチャネルを第2の導電型チャネ ルとし、燐を第1の導電型の不純物, nチャネルを第1 の導電型チャネルとして、まず、燐イオンを n チャネル 薄膜トランジスタのソース・ドレイン領域に注入し、そ の後、pチャネル薄膜トランジスタのゲート絶縁膜の上 層の一部を除去した後、ホウ素イオンを注入するように しても同様の効果が得られる。

【0040】また、基板として、ガラス基板等の透光性 基板11を用いたが、これは、液晶表示装置用の駆動回 路に用いることを前提としたためであり、液晶表示装置 以外のものに用いる場合には、基板として透光性基板1 1に限定する必要はない。また、ホウ素および燐イオン の注入は、上記実施の形態で述べた方法に限定されるも のではなく、生成したイオンを質量分離し、加速注入し てもよい。

【0041】また、nチャネル薄膜トランジスタには、 不純物として燐を導入したが、砒素などドナーとして働 くものなら何でもよく、pチャネル薄膜トランジスタに は、ほう素のほかアクセプタとして働くものならば何で もよい。

〔第3の実施の形態〕図3はこの発明の第3の実施の形 態における液晶表示装置用のアクティブマトリックスア レイ基板の製造方法を示す工程断面図である。このアク ティブマトリックスアレイ基板は、表示領域を形成する マトリックスアレイと駆動回路とを同一基板上に集積化 している。

【0042】図4は図3に示した製造方法より作製され るアクティブマトリックスアレイ基板を用いた液晶表示 装置の回路構成図の一例であり、図4(a)はその1つ の表示画素について示し、図4 (b) は全体を示してい る。図4 (a)に示すように、1 画素は走査線nおよび データ線ηに接続された薄膜トランジスタ31から形成 されており、薄膜トランジスタ31を介して液晶容量C LCが充電され画像表示される。補助容量Cs は、1フレ ーム中で液晶容量Clcに充電された電荷を保持するた

において、34が図4(a)に示した1画素であり、走査線は走査側駆動回路32に、データ線はデータ側駆動回路33に接続されている。各駆動回路32,33はCMOS構成からなるシフトレジスタやバッファ等の回路要素にて構成されている。

【0043】図3 (a), (b), (c)におけるそれ ぞれの左側は図4中の駆動回路32,33を形成する回 路要素の1つであるインバータの製造工程断面図の一例 であり、図3 (a), (b), (c) におけるそれぞれ の右側は図4中の画素34を駆動する薄膜トランジスタ 10 速して基板に注入している。 31の製造工程断面図の一例を示したものである。ま ず、図3 (a) に示すように、透光性基板11上に多結 晶シリコン薄膜13を形成する。多結晶シリコン薄膜1 3は、プラズマCVD法にて膜厚50nmの非晶質シリ コン薄膜を形成し、450℃、90分の熱処理により膜 中の水素濃度を低減したのち、エネルギー密度400m J/c m² のエキシマレーザ光を照射して溶融・結晶化 させ形成する。多結晶シリコン薄膜13を形成後、薄膜 トランジスタの形状に加工し、プラズマCVD法を用い て酸化シリコン薄膜14aを90nm形成し、その上に 20 酸化タンタル薄膜14cを50nm堆積し、ゲート絶縁 膜14を形成する。酸化タンタル薄膜14cは反応性ス パッタリング法にて、タンタルターゲットをアルゴンと 酸素の混合ガスによりスパッタすることにより形成して いる。2層薄膜を積層したゲート絶縁膜14を形成後、 その上にゲート電極材料15を形成し、駆動回路部のp チャネル薄膜トランジスタ側のゲート電極15Aを加工 成形する。このとき、駆動回路部のnチャネル薄膜トラ ンジスタ側と画素部のnチャネル薄膜トランジスタ側と はゲート電極材料15にて被覆しておく。その後、pチ 30 ャネル薄膜トランジスタのゲート電極15Aをマスクと してホウ素(B)イオンを注入する。ホウ素イオンは水 素希釈率95%のB2 H6 ガスをプラズマ分解してイオ ンを生成し、生成したイオンの質量分離工程を行うこと なく加速して基板に注入している。注入条件は加速電圧 70kV, 注入量2×10¹⁵ ion/cm² である。これ により、駆動回路部および画素部のnチャネル薄膜トラ ンジスタ側はゲート電極材料15にて被覆されているた め、pチャネル薄膜トランジスタ側にのみホウ素イオン が注入されソース・ドレイン領域が形成される。

【0044】次に、図3(b)に示すように、駆動回路 部および画素部のnチャネル薄膜トランジスタ側において、ゲート電極15B,15Cを加工成形した後、上層 のゲート絶縁膜14である酸化タンタル薄膜14でを選択的に除去して図3(b)に示した形状に加工する。すなわち、駆動回路部のnチャネル薄膜トランジスタ側の酸化タンタル薄膜14ではゲート電極15Bと同一形状に加工し、画素部のnチャネル薄膜トランジスタの酸化タンタル薄膜14ではゲート電極15Cの外側に各々2μmずつ大きく残してその他の領域を除去する。

14

【0045】つぎに、nチャネル薄膜トランジスタのソース・ドレイン領域を形成するため、燐(P)イオンを注入する。このとき、nチャネル薄膜トランジスタの酸化タンタル薄膜14cが除去されている領域下の多結晶シリコン薄膜13中の燐濃度が最大となるような加速電圧にて注入する。この燐イオンの注入条件は加速電圧70kV,注入量1×10¹⁵ ion/cm² であり、水素希釈率95%のPHs ガスをプラズマ分解してイオンを生成し、生成したイオンの質量分離工程を行うことなく加速して基板に注入している。

【0046】これにより、駆動回路部のロチャネル薄膜 トランジスタは高移動度な自己整合型となり、一方、画 素部のnチャネル薄膜トランジスタでは、酸化タンタル 薄膜14cをゲート電極15Cの外側に残してあり、酸 化タンタル薄膜14cが残存する領域下の多結晶シリコ ン薄膜13では、燐イオンは酸化タンタル薄膜14cお よび酸化シリコン薄膜14aの積層膜を通して注入され るため、燐濃度は酸化タンタル薄膜14cが除去されて いる領域下の多結晶シリコン薄膜13中に比べて2桁以 上小さくなり、一度の不純物注入により、LDD(Light ly-Doped-Drain) 領域すなわち低濃度不純物注入領域1 3bと高濃度不純物注入領域13cとが形成でき、画素 部はオフ電流の小さなLDD-TFTとなる。なお、1 3aは不純物が注入されていない多結晶シリコン薄膜1 3からなるチャネル領域である。また、駆動回路部およ び画素部のnチャネル薄膜トランジスタのソース・ドレ イン領域には燐イオンのみが注入されるが、pチャネル 薄膜トランジスタのソース・ドレイン領域にはホウ素イ オンと燐イオンの両方が注入されることになる。しかし ながら、pチャネル薄膜トランジスタでは、酸化タンタ ル薄膜14cと酸化シリコン薄膜14aの2層のゲート 絶縁膜14を通して燐イオンがソース・ドレイン領域に 注入されることになり、燐イオンのpチャネル薄膜トラ ンジスタのソース・ドレイン領域への注入量は、従来例 で示した手法に比べ2桁以上低減可能となる。このた め、pチャネル薄膜トランジスタの特性を確保するため に従来はホウ素イオンの注入量が燐イオンの注入量の3 ~5倍程度必要であったのに対し、ホウ素イオンの注入 量を憐イオンの注入量の2倍程度に減少させることが可 能となり、ホウ素イオンの注入時間を約60%削減で き、製造工程のスループットを向上させることができ る.

【0047】 燐イオンを注入後、注入した不純物の活性 化処理を行い、その後、図3(c)に示すように、酸化 シリコンからなる層間絶縁膜18を400nm形成す る。層間絶縁膜18を形成後、駆動回路部および画素部 の薄膜トランジスタのソース・ドレイン領域上にコンタ クトホールを開口する。コンタクトホール開口後、画素 部の薄膜トランジスタのドレイン領域に接続される表示 50 電極22をITO(インジウムスズオキシド)薄膜によ

り形成する。表示電極22を形成後、A1からなるソー ス・ドレイン配線19を形成し、窒化シリコン薄膜から なる保護絶縁膜23を全面に形成する。保護絶縁膜23 を全面に形成後、表示電極22上の保護絶縁膜23を選 択的に除去してアクティブマトリックスアレイ基板が完 成する。

【0048】 このようにして完成したアクティブマトリ ックスアレイ基板を用いた液晶表示装置の断面図を図5 に示す。アクティブマトリックスアレイ基板と対向配置 される対向基板には、対向側透光性基板41上にカラー 10 フィルタ層44およびブラックマトリックス43が形成 されており、カラーフィルタ層44およびブラックマト リックス43上にITO薄膜からなる共通電極45が形 成されている。対向配置するアクティブマトリックスア レイ基板および対向基板のそれぞれの内側に配向膜46 を塗布し、ラビング処理を行った後、両方の基板を張り 合わせて液晶47を注入する。最後に、一対の偏光板4 2を両外側に貼り付けて液晶表示装置が完成する。

【0049】この実施の形態によれば、第1および第2 の実施の形態同様、CMOS構成の薄膜トランジスタを 20 11 透光性基板 形成する不純物の注入時間を短縮でき、アクティブマト リックスアレイ基板のスループットを向上することがで きる。したがって、それを用いた液晶表示装置のスルー プットを向上することができる。

[0050]

【発明の効果】この発明によれば、第2の導電型チャネ ルの薄膜トランジスタの多結晶シリコン薄膜にソース・ ドレイン領域を形成するために第2の導電型の不純物を 注入する際、第2の導電型チャネルの薄膜トランジスタ のゲート絶縁膜の多層構造のうち少なくとも最上層のソ 30 ース・ドレイン領域上における少なくとも一部を除去し ているため、この除去部分下のソース・ドレイン領域の 不純物濃度が最大となるように注入され、このとき、第 1の導電型チャネルの薄膜トランジスタのソース・ドレ イン領域にも第2の導電型の不純物が注入されるが、除 去部分がない多層構造のゲート絶縁膜を通して注入され るため、注入量が少なくなる。このように、第1の導電 型チャネルの薄膜トランジスタのソース・ドレイン領域 に注入される第2の導電型の不純物を低減できるため、 第1の不純物の注入量を、従来、第2の不純物の注入量 40 42 偏光板 の3~5倍程度必要であったのに対し、2倍程度に低減 しても第1の導電型チャネルの薄膜トランジスタの特性 を確保できる。したがって、第1の不純物の注入量を低 減して不純物の注入時間を短縮し、スループットを向上 することができる。

【0051】また、ゲート絶縁膜が多層構造であるた

16

め、ピンホール等に対する冗長性が向上し、製造歩留ま りを大幅に向上することができるとともに、ゲート絶縁 膜の耐圧ならびに薄膜トランジスタの信頼性を大幅に向 上することができる。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態における半導体装 置の製造方法を示す工程断面図である。

【図2】この発明の第2の実施の形態における半導体装 置の製造方法を示す工程断面図である。

【図3】この発明の第3の実施の形態におけるアクティ ブマトリックスアレイ基板の製造方法を示す工程断面図 である。


【図4】この発明の第3の実施の形態における液晶表示 装置の回路構成図である。

【図5】この発明の第3の実施の形態における液晶表示 装置の断面図である。


【図6】従来の半導体装置の製造方法を示す工程断面図 である。


【符号の説明】

- - 13 多結晶シリコン薄膜
 - 13a チャネル領域
 - 13b 低濃度不純物注入領域
 - 13 c 高濃度不純物注入領域
 - 14 ゲート絶縁膜
 - 14a 酸化シリコン薄膜
 - 14b 窒化シリコン薄膜
 - 14c 酸化タンタル薄膜
 - 15 ゲート電極材料
- 15A, 15B, 15C ゲート電極
 - 18 層間絶縁膜
 - 19 ソース・ドレイン配線
 - 22 表示電極
 - 23 保護絶縁膜
 - 31 薄膜トランジスタ
 - 32 走査側駆動回路
 - 33 データ側駆動回路
 - 34 両素
 - 41 对向侧透光性基板
- - 43 ブラックマトリックス
 - 44 カラーフィルタ層
 - 45 共通電極
 - 46 配向膜
 - 47. 液晶





【図3】






【図6】







フロントページの続き

(51) Int. Cl . ⁶

識別記号 庁内整理番号

FΙ

HO1L 29/78

技術表示箇所

616L

617A

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

J7-9.25 L136

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] This invention relates to the semiconductor device used for a liquid crystal display etc. and its manufacture method, an active matrix array substrate, and the liquid crystal display using it. [0002]

[Description of the Prior Art] <u>Drawing 6</u> is the process cross section showing the manufacture method of the conventional semiconductor device. This semiconductor device constitutes the CMOS circuit which consists of p-channel TFT and n channel TFT, and is used for the scan side drive circuit integrated by the active matrix array substrate of a liquid crystal display, or the data side drive circuit.

[0003] First, as shown in drawing 6 (a), the polycrystal silicon thin film 13 used as the barrier layer of p-channel TFT and n channel TFT is formed on the translucency substrates 11, such as a glass substrate, and the configuration of TFT is processed. Then, the gate insulator layer 14 which consists of a silicon-oxide thin film is formed, the gate electrode material 15 is formed on it, and processing fabrication of the gate electrode 15A by the side of p-channel TFT is carried out. The n channel TFT side is covered with the gate electrode material 15 at this time. Then, boron (B) ion is poured in by using gate electrode 15A of p-channel TFT as a mask, the pouring conditions of boron -- 60kV of acceleration voltage, and injection-rate 5x1015 ion/cm2 it is. Thereby, boron ion is poured only into the source drain field of p-channel TFT.

[0004] Next, as shown in drawing 6 (b), processing fabrication of the gate electrode 15B by the side of n channel TFT is carried out, and phosphorus (P) ion is poured in. the pouring conditions of phosphorus ion -- 80kV of acceleration voltage, and injection-rate 1x1015 ion/cm2 it is. Consequently, although only phosphorus ion is poured into the source drain field of n channel TFT, both boron ion and phosphorus ion will be poured into the source drain field of p-channel TFT. Here, p-channel operation of p-channel TFT is attained by setting up the injection rate of boron ion more greatly than the injection rate of phosphorus ion. [0005] Activation of the poured-in impurity is performed after pouring of phosphorus ion, and as shown in drawing 6 (c) after that, the layer insulation film 18 which consists of a silicon oxide is formed. After forming the layer insulation film 18, on the source drain field of the TFT of a p channel and an n channel, opening of the contact hole is carried out, the source drain wiring 19 which consists of aluminum is formed, and the semiconductor device of CMOS composition is completed.

[Problem(s) to be Solved by the Invention] In the above-mentioned conventional example, in the source drain field which poured in the boron ion (impurity of the 1st conductivity type) of the TFT of a p channel (1st conductivity-type channel) Since the phosphorus ion (impurity of the 2nd conductivity type) poured in to the TFT of an n channel (2nd conductivity-type channel) is poured in so much, In order to secure the property of the TFT of the 1st conductivity-type channel, the impurity of the 2nd conductivity type had to pour in the impurity of the 1st conductivity type about 3 to 5 times, the pouring time of the impurity of the 1st conductivity type became long, and there was a problem that a throughput got worse.

[0007] In case the purpose of this invention forms the TFT of the 1st conductivity-type channel, and the TFT of the 2nd conductivity-type channel in the same substrate, it is offering the semiconductor device which can shorten the pouring time of an impurity and can improve a throughput, and its manufacture method. Moreover, in case other purposes of this invention form the TFT of the 1st conductivity-type channel and the TFT of the 2nd conductivity-type channel which are used for a drive circuit, they are offering the liquid crystal display using the active matrix array substrate and it which can shorten the pouring time of an impurity and can improve a throughput.

[8000]

[Means for Solving the Problem] A semiconductor device according to claim 1 forms the polycrystal silicon thin film used as a source drain field and a channel field on the same substrate. It is the semiconductor device which consists of TFT of the 1st which formed the gate electrode through the gate insulator layer on the polycrystal silicon thin film, and 2nd conductivity-type channels. The gate insulator layer of the TFT of the 1st conductivity-type channel It consists of a gate insulator layer of the multilayer structure which carried out the laminating of the dissimilar material so that a source drain field top might be covered, the gate insulator layer of the TFT of the 2nd conductivity-type channel It consists of a gate insulator layer of the TFT of the 1st conductivity-type channel, and multilayer structure of the same kind. And it is characterized by removing at least the part on the source drain field of the best layer at least among the multilayer structure of the gate insulator layer of the TFT of the 2nd conductivity-type channel.

[0009] Since at least the part on the source drain field of the best layer is removed at least among the multilayer structure of the gate insulator layer of the TFT of the 2nd conductivity-type channel according to this composition, In order to form a source drain field in the polycrystal silicon thin film of the TFT of the 2nd conductivity-type channel, when the impurity of the 2nd conductivity type is poured in, Although it pours in so that the high impurity concentration of the source drain field under the removal portion of the gate insulator layer of the best layer may serve as the maximum, and the impurity of the 2nd conductivity type is poured also into the source drain field of the TFT of the 1st conductivity-type channel at this time Since it is poured in through the gate insulator layer of the multilayer structure which is not removed, injection rate decreases. Thus, since the impurity of the 2nd conductivity type poured into the source drain field of the TFT of the 1st conductivity-type channel can be reduced, even if it reduces the injection rate of the 1st impurity for the injection rate of the 1st impurity having been about 3 to 5 times of the 2nd impurity to a double-precision grade conventionally, the property of the TFT of the 1st conductivity-type channel is securable. Therefore, the injection rate of the 1st impurity can be reduced, the pouring time of an impurity can be shortened, and a throughput can be improved.

[0010] Moreover, by making a gate insulator layer into multilayer structure, the margin to a pinhole etc. increases and the yield improves. A semiconductor device according to claim 2 is characterized by the bird clapper in a semiconductor device according to claim 1 from the silicon-oxide thin film which the gate insulator layer formed on the polycrystal silicon thin film, and the silicon-oxide thin film formed on this silicon-oxide thin film.

[0011] Thus, by using the cascade screen of a silicon-oxide thin film and a silicon-nitride thin film for a gate insulator layer, a silicon-nitride thin film has a thin film about 1.5 times the dielectric constant of a silicon oxide, compared with the case where a gate insulator layer is a monolayer of a silicon-oxide thin film, it has little reduction of a gate insulation membrane capacitance, and its influence which it has on the ON state current of TFT decreases.

[0012] A semiconductor device according to claim 3 is characterized by the bird clapper by the gate insulator layer in a semiconductor device according to claim 1 from the silicon-oxide thin film formed on the polycrystal silicon thin film, and the tantalum oxide thin film formed on this silicon-oxide thin film. Thus, by using the cascade screen of a silicon-oxide thin film and a tantalum oxide thin film for a gate insulator layer, a tantalum oxide thin film has a thin film 5 to 6 times the dielectric constant of a silicon oxide, compared with the case where a gate insulator layer is a monolayer of a silicon-oxide thin film, it has little reduction of a gate insulation membrane capacitance, and its influence which it has on the ON state current of TFT decreases.

[0013] Thickness of a silicon-nitride thin film is characterized by a semiconductor device according to claim 4 being 30nm or more 150nm or less in a semiconductor device according to claim 2. This becomes possible to reduce the dose of the low concentration impurity pouring field by impurity pouring of the 2nd conductivity type by 1-3 figures as compared with the dose of a high concentration impurity pouring field.

[0014] Thickness of a tantalum oxide thin film is characterized by a semiconductor device according to claim 5 being 20nm or more 100nm or less in a semiconductor device according to claim 3. This becomes possible to reduce the dose of the low concentration impurity pouring field by impurity pouring of the 2nd conductivity type by 1-3 figures as compared with the dose of a high concentration impurity pouring field.

[0015] Thickness of a silicon-oxide thin film is characterized by a semiconductor device according to claim 6 being 30nm or more 100nm or less in a semiconductor device according to claim 2, 3, 4, or 5. Thereby, the dose of the low concentration impurity pouring field by impurity pouring of the 2nd conductivity type can be reduced by 1-3 figures as compared with the dose of a high concentration impurity pouring field by thickness balance with a silicon-nitride thin film or a tantalum oxide thin film. [0016] The manufacture method of a semiconductor device according to claim 7 forms the polycrystal silicon thin film used as a source drain field and a channel field on the same substrate. It is the manufacture method of the semiconductor device which consists of TFT of the 1st which formed the gate electrode through the gate insulator layer on the polycrystal silicon thin film, and 2nd conductivity-type channels. So that the polycrystal silicon thin film of the TFT of the 1st and 2nd conductivity-type channels may be covered The process which forms the gate insulator layer of the multilayer structure which carried out the laminating of the dissimilar material, and the process which covers a gate insulator layer top with a gate electrode material, After carrying out pattern formation of the gate electrode of the TFT of the 1st conductivity-type channel from a gate electrode material, the TFT field top of the 2nd conductivity-type channel is in the state covered with the gate electrode material. The process which pours in the impurity of the 1st conductivity type and forms a source drain field in the polycrystal silicon thin film of the TFT of the 1st conductivity-type channel, Pattern formation of the gate electrode of the TFT of the 2nd conductivity-type channel is carried out from a gate electrode material. And after removing at least the part on the source drain field of the best layer at least among the multilayer structure of the gate insulator layer of the TFT of the 2nd conductivity-type channel The gate insulator layer of the TFT of the 1st conductivity-type channel is in the state which covered the source drain field top with multilayer structure. It is characterized by including the process which pours in the impurity of the 2nd conductivity type and forms a source drain field in the polycrystal silicon thin film of the TFT of the 2nd conductivity-type channel.

[0017] In order to form a source drain field in the polycrystal silicon thin film of the TFT of the 2nd conductivity-type channel according to this manufacture method, when the impurity of the 2nd conductivity type is poured in, Since at least the part on the source drain field of the best layer is removed at least among the multilayer structure of the gate insulator layer of the TFT of the 2nd conductivity-type channel, Although it is poured in so that the high impurity concentration of the source drain field under this removal portion may serve as the maximum, and the impurity of the 2nd conductivity type is poured also into the source drain field of the TFT of the 1st conductivity-type channel at this time Since it is poured in through the gate insulator layer of multilayer structure without a removal portion, injection rate decreases. Thus, since the impurity of the 2nd conductivity type poured into the

2 of 7 12/6/02 2:08 AM

source drain field of the TFT of the 1st conductivity-type channel can be reduced, even if it reduces the injection rate of the 1st impurity for the injection rate of the 1st impurity having been about 3 to 5 times of the 2nd impurity to a double-precision grade conventionally, the property of the TFT of the 1st conductivity-type channel is securable. Therefore, the injection rate of the 1st impurity can be reduced, the pouring time of an impurity can be shortened, and a throughput can be improved. [0018] The manufacture method of a semiconductor device according to claim 8 forms the polycrystal silicon thin film used as a source drain field and a channel field on the same substrate. It is the manufacture method of the semiconductor device which consists of TFT of the 1st which formed the gate electrode through the gate insulator layer on the polycrystal silicon thin film, and 2nd conductivity-type channels. So that the polycrystal silicon thin film of the TFT of the 1st and 2nd conductivity-type channels may be covered The process which forms the gate insulator layer of the multilayer structure which carried out the laminating of the dissimilar material, and the process which forms the gate electrode of the TFT of the 1st and 2nd conductivity-type channels on a gate insulator layer, After forming a gate electrode, the TFT field top of the 2nd conductivity-type channel is covered with the mask which consists of the organic substance. Then, the process which pours in the impurity of the 1st conductivity type and forms a source drain field in the polycrystal silicon thin film of the TFT of the 1st conductivity-type channel, After removing the mask which consists of the organic substance and removing at least the part on the source drain field of the best layer at least among the multilayer structure of the gate insulator layer of the TFT of the 2nd conductivity-type channel The gate insulator layer of the TFT of the 1st conductivity-type channel is in the state which covered the source drain field top with multilayer structure. It is characterized by including the process which pours in the impurity of the 2nd conductivity type and forms a source drain field in the polycrystal silicon thin film of the TFT of the 2nd conductivity-type channel.

[0019] According to this manufacture method, the same effect as the manufacture method according to claim 7 is acquired. The manufacture method of a semiconductor device according to claim 9 is characterized by the bird clapper by the gate insulator layer in the manufacture method of a semiconductor device according to claim 7 or 8 from the silicon-oxide thin film formed on the polycrystal silicon thin film, and the silicon-nitride thin film formed on this silicon-oxide thin film.

[0020] The manufacture method of a semiconductor device according to claim 10 is characterized by the bird clapper by the gate insulator layer in the manufacture method of a semiconductor device according to claim 7 or 8 from the silicon-oxide thin film formed on the polycrystal silicon thin film, and the tantalum oxide thin film formed on this silicon-oxide thin film. An active matrix array substrate according to claim 11 is an active matrix array substrate which integrated the matrix array which forms a viewing area on the same substrate, and the scan side drive circuit which drives a matrix array and a data side drive circuit, and is characterized by the thing of a scan side and a data side drive circuit for which the semiconductor device according to claim 1 was used in part at least.

[0021] Thus, by using a semiconductor device according to claim 1, the pouring time of an impurity can be shortened and the throughput of an active matrix array substrate can be improved. A liquid crystal display according to claim 12 is characterized by pinching liquid crystal between an active matrix array substrate according to claim 11 and an opposite substrate.

[0022] Thus, the throughput of a liquid crystal display can be improved by using an active matrix array substrate according to claim 11.

[0023]

[Embodiments of the Invention] Hereafter, the gestalt of implementation of this invention is explained using <u>drawing 1</u> - <u>drawing 5</u>. In addition, with the gestalt of the following operations, boron is used as the impurity of the 1st conductivity type, a p channel is used as the 1st conductivity-type channel, and the impurity of the 2nd conductivity type and an n channel are explained for phosphorus as 2nd conductivity-type channel.

[0024] [Gestalt of the 1st operation] Drawing 1 is the process cross section showing the manufacture method of the semiconductor device in the gestalt of implementation of the 1st of this invention. First, as shown in drawing 1 (a), the polycrystal silicon thin film 13 is formed on the translucency substrates 11, such as a glass substrate. After forming the amorphous silicon thin film of 50nm of thickness by the plasma CVD method and reducing the hydrogen concentration in a film with 450 degrees C and heat treatment for 90 minutes, this polycrystal silicon thin film 13 irradiates excimer laser light, and melting and crystallization of it are done, and it is formed. As the light source of an excimer laser, a XeCl excimer laser with a wavelength of 308nm is used, and it is energy-density 350 mJ/cm2. It crystallized. The configuration of TFT is processed after forming the polycrystal silicon thin film 13, 100nm silicon-oxide thin film 14a is formed using a plasma CVD method, and the gate insulator layer 14 which carried out the continuation deposition of the silicon-nitride thin film 14b in 100nm vacuum, and carried out the laminating of the two-layer thin film is formed on it. The gate electrode material 15 of aluminum-9.5%Zr is formed on it after forming the gate insulator layer 14, and processing fabrication of the gate electrode 15A by the side of p-channel TFT is carried out. The n channel TFT side is covered with the gate electrode material 15 at this time.

[0025] Then, boron (B) ion is poured in by using gate electrode 15A of p-channel TFT as a mask. Boron ion is B-2 H6 of 95% of hydrogen dilution ratios. Plasma decomposition of the gas is carried out, and it accelerates, without performing the mass separation process of the ion which generated and generated ion, and is pouring into the substrate. pouring conditions -- 70kV of acceleration voltage, and injection-rate 2x1015 ion/cm2 it is . Thereby, since it is covered with the gate electrode material 15, boron ion is poured in and a source drain field is formed only in a p-channel TFT side by the n channel TFT side. [0026] Next, as shown in drawing 1 (b), processing fabrication of the gate electrode 15B is carried out at an n channel TFT side, it leaves 2 micrometers silicon-nitride thin film 14b which is the upper gate insulator layer 14 at a time respectively to the outside of gate electrode 15B greatly, and other fields are removed. Then, in order to form the source drain field of n channel TFT, phosphorus (P) ion is poured in. At this time, it pours in in acceleration voltage from which the phosphorus concentration in the

3 of 7

polycrystal silicon thin film 13 under the field where silicon-nitride thin film 14b of n channel TFT is removed serves as the maximum. the pouring conditions of this phosphorus ion -- 70kV of acceleration voltage, and injection-rate 1x1015 ion/cm2 it is -- PH3 of 95% of hydrogen dilution ratios Plasma decomposition of the gas is carried out, and it accelerates, without performing the mass separation process of the ion which generated and generated ion, and is pouring into the substrate.

[0027] By the polycrystal silicon thin film 13 under the field where silicon-nitride thin film 14b remains, by this Since phosphorus ion is poured in through the cascade screen of silicon-nitride thin film 14b and silicon-oxide thin film 14a, 2 or more figures of phosphorus concentration become [be / under / under the field where silicon-nitride thin film 14b is removed / polycrystal silicon thin film 13 / comparing / it] small. by impurity pouring once LDD (Lightly-Doped-Drain) field, i.e., low concentration impurity pouring field, 13b and high concentration impurity pouring field 13c can be formed. In addition, 13a is a channel field which consists of a polycrystal silicon thin film 13 into which the impurity is not poured.

[0028] Activation of the poured-in impurity is performed after pouring in phosphorus ion, and as shown in drawing 1 (c) after

[0028] Activation of the poured-in impurity is performed after pouring in phosphorus ion, and as shown in drawing 1 (c) after that, the layer insulation film 18 which consists of a silicon oxide is formed. After forming the layer insulation film 18, on the source drain field of the TFT of a p channel and an n channel, opening of the contact hole is carried out, the source drain wiring 19 which consists of aluminum is formed, and the semiconductor device of CMOS composition is completed. [0029] According to this manufacture method, although only phosphorus ion is poured into the source drain field of n channel TFT, both boron ion and phosphorus ion will be poured into the source drain field of p-channel TFT however, in p-channel TFT Phosphorus ion will be poured into a source drain field through the gate insulator layer 14 which consists of two-layer [of silicon-nitride thin film 14b and silicon-oxide thin film 14a]. Injection rate becomes equivalent to low concentration impurity pouring field 13b of n channel TFT. Since the phosphorus concentration poured into the source drain field of p-channel TFT can be reduced by 2 or more figures compared with the technique shown in the conventional example, As opposed to the injection rate of boron ion having been [the injection rate of phosphorus ion] the need about 3 to 5 times conventionally, in order to secure

the property of p-channel TFT It can become possible to decrease the injection rate of boron ion to the double-precision grade of the injection rate of phosphorus ion, the pouring time of boron ion can be cut down about 60%, and the throughput of a manufacturing process can be raised.

[0030] Moreover, since the gate insulator layer 14 is multilayer structure, while the redundancy over a pinhole etc. can improve

and being able to improve the manufacture yield sharply, the reliability of TFT can be sharply improved in the proof-pressure row of the gate insulator layer 14. Moreover, the gate insulator layer 14 is constituted from silicon-oxide thin film 14a and silicon-nitride thin film 14b. By setting thickness of silicon-oxide thin film 14a to 30nm or more 100nm or less, and setting thickness of silicon-nitride thin film 14b to 30nm or more 150nm or less The dose of low concentration impurity pouring field 13b can be reduced by 1-3 figures as compared with the dose of high concentration impurity pouring field 13c, and impurity pouring can realize LDD (Lightly-Doped-Drain) structure once.

[0031] In addition, even if it uses a 20nm or more thickness [100nm or less] tantalum oxide thin film and makes it the same instead of silicon-nitride thin film 14b, LDD structure is once realizable with impurity pouring.

[Form of the 2nd operation] <u>Drawing 2</u> is the process cross section showing the manufacture method of the semiconductor device in the form of implementation of the 2nd of this invention.

[0032] First, as shown in drawing 2 (a), the polycrystal silicon thin film 13 is formed on the translucency substrate 11. The polycrystal silicon thin film 13 is energy-density after forming amorphous silicon thin film of 50nm of thickness by plasma CVD method and reducing hydrogen concentration in film with 450-degree-C and heat treatment for 90 minutes 400 mJ/cm2. Excimer laser light is irradiated, melting and crystallization of are done, and it forms. The configuration of TFT is processed after forming the polycrystal silicon thin film 13, 90nm silicon-oxide thin film 14a is formed using a plasma CVD method, 50nm tantalum oxide thin film 14c is deposited on it, and the gate insulator layer 14 is formed. Tantalum oxide thin film 14c is formed by the reactive-sputtering method by carrying out the spatter of the tantalum target by the mixed gas of an argon and oxygen. The gate electrode material 15 is formed on it after forming the gate insulator layer 14 which carried out the laminating of the two-layer thin film, and processing fabrication of the gate electrode 15A by the side of p-channel TFT is carried out. The n channel TFT side is covered with the gate electrode material 15 at this time.

[0033] Then, boron (B) ion is poured in by using gate electrode 15A of p-channel TFT as a mask. Boron ion is B-2 H6 of 95% of hydrogen dilution ratios. Plasma decomposition of the gas is carried out, and it accelerates, without performing the mass separation process of the ion which generated and generated ion, and is pouring into the substrate. pouring conditions -- 70kV of acceleration voltage, and injection-rate 2x1015 ion/cm2 it is . Thereby, since it is covered with the gate electrode material 15, boron ion is poured in and a source drain field is formed only in a p-channel TFT side by the n channel TFT side.

[0034] Next, as shown in drawing 2 (b), processing fabrication of the gate electrode 15B is carried out at an n channel TFT side, and tantalum oxide thin film 14c which is the upper gate insulator layer 14 is processed into the same configuration as gate electrode 15B. Then, in order to form the source drain field of n channel TFT, phosphorus (P) ion is poured in. At this time, it pours in in acceleration voltage from which the phosphorus concentration of the source drain field of n channel TFT serves as the maximum. the pouring conditions of this phosphorus ion -- 70kV of acceleration voltage, and injection-rate 1x1015 ion/cm2 it is -- PH3 of 95% of hydrogen dilution ratios Plasma decomposition of the gas is carried out, and it accelerates, without performing the mass separation process of the ion which generated and generated ion, and is pouring into the substrate.

[0035] Activation of the poured-in impurity is performed after pouring in phosphorus ion, and as shown in drawing 2 (c) after

that, 400nm of layer insulation films 18 which consist of a silicon oxide is formed. After forming the layer insulation film 18, on the source drain field of the TFT of a p channel and an n channel, opening of the contact hole is carried out, the source drain

4 of 7 12/6/02 2:08 AM

wiring 19 which consists of aluminum is formed, and the semiconductor device of CMOS composition is completed. [0036] Although according to this manufacture method only phosphorus ion will be poured into the source drain field of n channel TFT and both boron ion and phosphorus ion will be poured into the source drain field of p-channel TFT like the gestalt of the 1st operation In p-channel TFT, phosphorus ion will be poured into a source drain field through the gate insulator layer 14 which consists of two-layer [of tantalum oxide thin film 14c and silicon-oxide thin film 14a]. Compared with the technique shown in the conventional example, the phosphorus concentration poured into the source drain field of p-channel TFT can be reduced by 2 or more figures. For this reason, in order to secure the property of p-channel TFT, conventionally, to the injection rate of phosphorus ion having been the need about 3 to 5 times, it can become possible to decrease the injection rate of boron ion of the injection rate of boron ion to the double-precision grade of the injection rate of phosphorus ion, it can cut down the pouring time of boron ion about 60%, and can raise the throughput of a manufacturing process.

[0037] Moreover, since the gate insulator layer 14 is multilayer structure, while the redundancy over a pinhole etc. can improve and being able to improve the manufacture yield sharply like the gestalt of the 1st operation, the reliability of TFT can be sharply improved in the proof-pressure row of the gate insulator layer 14. In addition, although the gate insulator layer 14 was made into the cascade screen of the two-layer structure of silicon-oxide thin film 14a and silicon-nitride thin film 14b with the gestalt of the 1st operation and was made into the cascade screen of the two-layer structure of silicon-oxide thin film 14a and tantalum oxide thin film 14c with the gestalt of the 2nd operation, it is good also as a cascade screen of the multilayer structure of three or more layers. For example, what is necessary is to be able to use the multilayer structure which carried out the laminating of a silicon-oxide thin film, a tantalum oxide thin film, and the silicon-nitride thin film as a gate insulator layer, and just to remove at least the part on the source drain field of the best layer at least among the multilayers of the gate insulator layer by the side of n channel TFT at the time of pouring of phosphorus ion.

[0038] In addition, although boron ion is poured in in the state where it covered with the gate electrode material 15 to the n channel TFT side and it was made to carry out processing fabrication of the gate electrode 15B by after that with the gestalt of the above 1st and the 2nd implementation Gate electrode 15B of n channel TFT is formed simultaneous, when forming gate electrode 15A of p-channel TFT. Then, it covers with the mask which consists of the organic substance, such as a resist, so that boron ion may not be poured in only for an n channel TFT side, and boron ion is poured in after that, and you may make it remove after pouring the mask which consists of the organic substance.

[0039] Moreover, although boron was used as the impurity of the 1st conductivity type, the p channel was used as the 1st conductivity-type channel, phosphorus was used as the impurity of the 2nd conductivity type and the n channel was used as the 2nd conductivity-type channel with the gestalt of the above 1st and the 2nd implementation Boron is used as the impurity of the 2nd conductivity type, and a p channel is used as the 2nd conductivity-type channel. for phosphorus the impurity of the 1st conductivity type, and an n channel as 1st conductivity-type channel First, the same effect is acquired, even if it makes it pour in boron ion, after pouring phosphorus ion into the source drain field of n channel TFT and removing a part of upper layer of the gate insulator layer of p-channel TFT after that.

[0040] moreover, although the translucency substrates 11, such as a glass substrate, were used, when write as a premise, it comes out, it is and it uses using this for the drive circuit for liquid crystal displays for things other than a liquid crystal display as a substrate, it is not necessary to limit to the translucency substrate 11 as a substrate Moreover, pouring of boron and phosphorus ion is not limited to the method stated with the gestalt of the above-mentioned implementation, may carry out mass separation of the generated ion, and may carry out acceleration pouring.

[0041] Moreover, if it works as donors, such as arsenic, although phosphorus was introduced into n channel TFT as an impurity, if it works to p-channel TFT as an acceptor besides boron, it is good [it is good anything, and] for it anything.

[Form of the 3rd operation] Drawing 3 is the process cross section showing the manufacture method of the active matrix array substrate for liquid crystal displays in the form of implementation of the 3rd of this invention. This active matrix array substrate is integrating the matrix array and drive circuit which form a viewing area on the same substrate.

[0042] <u>Drawing 4</u> is an example of the circuitry view of the liquid crystal display using the active matrix array substrate produced from the manufacture method shown in <u>drawing 3</u>, <u>drawing 4</u> (a) shows the one display pixel, and <u>drawing 4</u> (b) shows the whole. As shown in <u>drawing 4</u> (a), it is formed from TFT 31 connected to the scanning line n and data-line n, and image display of the 1 pixel of the liquid crystal capacity CLC is charged and carried out through TFT 31. Auxiliary capacity CS In order to hold the charge charged by the liquid crystal capacity CLC in one frame, it is formed in parallel with the liquid crystal capacity CLC. In <u>drawing 4</u> (b), 34 is 1 pixel shown in <u>drawing 4</u> (a), the scanning line is connected to the scan side drive circuit 32, and the data line is connected to the data side drive circuit 33. Each drive circuits 32 and 33 consist of circuit element, such as a shift register which consists of CMOS composition, and a buffer.

[0043] Each left-hand side in drawing 3 (a), (b), and (c) is an example of the manufacturing process cross section of the inverter which is one of the circuit element which forms the drive circuits 32 and 33 in drawing 4, and each right-hand side in drawing 3 (a), (b), and (c) shows an example of the manufacturing process cross section of TFT 31 which drives the pixel 34 in drawing 4. First, as shown in drawing 3 (a), the polycrystal silicon thin film 13 is formed on the translucency substrate 11. The polycrystal silicon thin film 13 is energy-density after forming amorphous silicon thin film of 50nm of thickness by plasma CVD method and reducing hydrogen concentration in film with 450-degree-C and heat treatment for 90 minutes 400 mJ/cm2. Excimer laser light is irradiated, melting and crystallization of are done, and it forms. The configuration of TFT is processed after forming the polycrystal silicon thin film 13, 90nm silicon-oxide thin film 14a is formed using a plasma CVD method, 50nm tantalum oxide thin film 14c is deposited on it, and the gate insulator layer 14 is formed. Tantalum oxide thin film 14c is formed by the

5 of 7 12/6/02 2:08 AM

reactive-sputtering method by carrying out the spatter of the tantalum target by the mixed gas of an argon and oxygen. The gate electrode material 15 is formed on it after forming the gate insulator layer 14 which carried out the laminating of the two-layer thin film, and processing fabrication of the gate electrode 15A by the side of the p-channel TFT of the drive circuit section is carried out. At this time, the n channel TFT side of the n channel TFT side of the drive circuit section and the pixel section is covered with the gate electrode material 15. Then, boron (B) ion is poured in by using gate electrode 15A of p-channel TFT as a mask. Boron ion is B-2 H6 of 95% of hydrogen dilution ratios. Plasma decomposition of the gas is carried out, and it accelerates, without performing the mass separation process of the ion which generated and generated ion, and is pouring into the substrate. pouring conditions -- 70kV of acceleration voltage, and injection-rate 2x1015 ion/cm2 it is. Thereby, since it is covered with the gate electrode material 15, boron ion is poured in and a source drain field is formed only in a p-channel TFT side by the n channel TFT side of the drive circuit section and the pixel section.

[0044] Next, as shown in drawing 3 (b), after carrying out processing fabrication of the gate electrodes 15B and 15C at the n channel TFT side of the drive circuit section and the pixel section, the configuration which removed alternatively tantalum oxide thin film 14c which is the upper gate insulator layer 14, and was shown in drawing 3 (b) is processed. That is, tantalum oxide thin film 14c by the side of the n channel TFT of the drive circuit section processes the same configuration as gate electrode 15B, it leaves 2 micrometers tantalum oxide thin film 14c of the n channel TFT of the pixel section at a time respectively to the outside of gate electrode 15C greatly, and it removes other fields.

[0045] Next, in order to form the source drain field of n channel TFT, phosphorus (P) ion is poured in. At this time, it pours in in acceleration voltage from which the phosphorus concentration in the polycrystal silicon thin film 13 under the field where tantalum oxide thin film 14c of n channel TFT is removed serves as the maximum. the pouring conditions of this phosphorus ion -- 70kV of acceleration voltage, and injection-rate 1x1015 ion/cm2 it is -- PH3 of 95% of hydrogen dilution ratios Plasma decomposition of the gas is carried out, and it accelerates, without performing the mass separation process of the ion which generated and generated ion, and is pouring into the substrate.

[0046] It becomes a mobility self-adjustment type, thereby -- the n channel TFT of the drive circuit section -- high -- by the n channel TFT of the pixel section on the other hand In the polycrystal silicon thin film 13 under the field where it has left tantalum oxide thin film 14c to the outside of gate electrode 15C, and tantalum oxide thin film 14c remains Since phosphorus ion is poured in through the cascade screen of tantalum oxide thin film 14c and silicon-oxide thin film 14a, 2 or more figures of phosphorus concentration become [be / under / under the field where tantalum oxide thin film 14c is removed / polycrystal silicon thin film 13 / comparing / it] small. by impurity pouring once Being able to form LDD (Lightly-Doped-Drain) field, i.e., low concentration impurity pouring field, 13b and high concentration impurity pouring field 13c, the pixel section serves as small LDD-TFT of the OFF state current. In addition, 13a is a channel field which consists of a polycrystal silicon thin film 13 into which the impurity is not poured. Moreover, although only phosphorus ion is poured into the source drain field of the n channel TFT of the drive circuit section and the pixel section, both boron ion and phosphorus ion will be poured into the source drain field of p-channel TFT. However, in p-channel TFT, phosphorus ion will be poured into a source drain field through the two-layer gate insulator layer 14 of tantalum oxide thin film 14c and silicon-oxide thin film 14a, and the 2 or more figures reduction of the injection rate to the source drain field of the p-channel TFT of phosphorus ion is attained compared with the technique shown in the conventional example. For this reason, in order to secure the property of p-channel TFT, conventionally, to the injection rate of phosphorus ion having been the need about 3 to 5 times, it can become possible to decrease the injection rate of boron ion of the injection rate of boron ion to the double-precision grade of the injection rate of phosphorus ion, it can cut down the pouring time of boron ion about 60%, and can raise the throughput of a manufacturing process.

[0047] Activation of the poured-in impurity is performed after pouring in phosphorus ion, and as shown in <u>drawing 3</u> (c) after that, 400nm of layer insulation films 18 which consist of a silicon oxide is formed. Opening of the contact hole is carried out after forming the layer insulation film 18 on the source drain field of the TFT of the drive circuit section and the pixel section. The display electrode 22 connected to the drain field of the TFT of the pixel section is formed by the ITO (indium tin oxide) thin film after contact hole opening. The source drain wiring 19 which consists of aluminum is formed after forming the display electrode 22, and the protection insulator layer 23 which consists of a silicon-nitride thin film is formed in the whole surface. After forming the protection insulator layer 23 in the whole surface, the protection insulator layer 23 on the display electrode 22 is removed alternatively, and an active matrix array substrate is completed.

[0048] Thus, the cross section of the liquid crystal display using the completed active matrix array substrate is shown in drawing 5. The light-filter layer 44 and the black matrix 43 are formed on the opposite side translucency substrate 41, and the common electrode 45 which consists of an ITO thin film on the light-filter layer 44 and the black matrix 43 is formed in the opposite substrate by which opposite arrangement is carried out with an active matrix array substrate. After applying the orientation film 46 inside [each] the active matrix array substrate which carries out opposite arrangement, and an opposite substrate and performing rubbing processing, both substrates are made to rival and liquid crystal 47 is poured in. Finally, the polarizing plate 42 of a couple is stuck on both outsides, and a liquid crystal display is completed.

[0049] According to the gestalt of this operation, the pouring time of the impurity which forms the TFT of CMOS composition can be shortened like the gestalt of the 1st and the 2nd operation, and the throughput of an active matrix array substrate can be improved. Therefore, the throughput of the liquid crystal display using it can be improved. [0050]

[Effect of the Invention] In order to form a source drain field in the polycrystal silicon thin film of the TFT of the 2nd conductivity-type channel according to this invention, when the impurity of the 2nd conductivity type is poured in, Since at least

6 of 7

the part on the source drain field of the best layer is removed at least among the multilayer structure of the gate insulator layer of the TFT of the 2nd conductivity-type channel, Although it is poured in so that the high impurity concentration of the source drain field under this removal portion may serve as the maximum, and the impurity of the 2nd conductivity type is poured also into the source drain field of the TFT of the 1st conductivity-type channel at this time Since it is poured in through the gate insulator layer of multilayer structure without a removal portion, injection rate decreases. Thus, since the impurity of the 2nd conductivity type poured into the source drain field of the TFT of the 1st conductivity-type channel can be reduced, even if it reduces the injection rate of the 1st impurity to a double-precision grade conventionally to the injection rate of the 2nd impurity having been the need about 3 to 5 times, the property of the TFT of the 1st conductivity-type channel is securable. Therefore, the injection rate of the 1st impurity can be reduced, the pouring time of an impurity can be shortened, and a throughput can be improved.

[0051] Moreover, since a gate insulator layer is multilayer structure, while the redundancy over a pinhole etc. can improve and being able to improve the manufacture yield sharply, the reliability of TFT can be sharply improved in the proof-pressure row of a gate insulator layer.

[Translation done.]